AVP32F00157数字信号处理器

数据手册

编号:



初稿

进芯科技（湖南）股份有限公司

2026年7月

V1.0

历史版本记录

版本号	时间	起草/ 修改人	内容描述	审核人	批准人
V1.0	20260723	研发中心	首次发布		

预览


目录

1 特性 6
2 应用 7
3 说明 9
3.1 功能框图 11
3.2 产品编码 12
4 器件特性 12
5 引脚配置和功能 16
5.1 引脚图 16
5.2 引脚属性 20
5.3 信号说明 34
5.3.1 模拟信号 34
5.3.2 数字信号 37
5.3.3 电源和接地 42
5.3.4 测试、JTAG 和复位 43
5.4 引脚复用 43
5.4.1 GPIO 多路复用引脚 43
5.4.2 DC 引脚上的数字输入 (AIO) 46
5.4.3 ADC 引脚上的数字输入和输出 (AGPIO) 46
5.4.4 GPIO 输入 X-BAR 46
5.4.5 GPIO 输出 X-BAR 和 ePWM X-BAR 48
5.5 带有内部上拉和下拉的引脚 49
5.6 未使用引脚的连接 49
6 规格 51
6.1 绝对最大额定值 51
6.2 ESD 等级 – 工业级器件 51
6.3 ESD 等级 – 车规级器件 52
6.4 建议运行条件 53
6.5 功耗摘要 53
6.5.1 系统流耗 - 启用VREG配置内部电源模式 53
6.5.2 系统流耗 - 禁用VREG配置外部电源模式 55
6.5.3 工作模式测试说明 59
6.5.4 流耗图 60
6.5.5 降低流耗 62
6.6 电气特性 63

6.7 LQFP80封装的热阻特性 64
6.8 LQFP64 封装的热阻特性 64
6.9 QFP48 封装的热阻特性 64
6.10 QFN32 封装的热阻特性 65
6.11 散热设计注意事项 65
6.12 AEC-Q100 0 级热设计注意事项[*To be Qualified*] 65
6.12.1 简单降频 66
6.12.2 动态降频 66
6.12.3 闪存注意事项 66
6.13 系统 67
6.13.1 电源管理模块 (PMM) 67
6.13.2 复位时序 76
6.13.3 时钟规格 79
6.13.4 闪存参数 93
6.13.5 RAM 规格 96
6.13.6 ROM 规格 96
6.13.7 仿真/JTAG 96
6.13.8 GPIO电气数据和时序 100
6.13.9 中断 103
6.13.10 低功率模式 105
6.14 模拟外设 109
6.14.1 模拟引脚和内部连接 111
6.14.2 模拟信号说明 113
6.14.3 模数转换器ADC 114
6.14.4 温度传感器 126
6.14.5 比较器子系统CMPSS 126
6.15 控制外设 136
6.15.1 增强型脉宽调制器ePWM 136
6.15.2 高分辨率脉宽调制器HRPWM 140
6.15.3 外部ADC转换启动电气数据和时序 141
6.15.4 增强型捕获eCAP 141
6.15.5 增强型正交编码器脉冲eQEP 144
6.16 通信外设 147
6.16.1 控制器局域网CAN 147
6.16.2 可变数据率控制器局域网CAN_FD 148
6.16.3 内部集成电路I2C 151

6.16.4 电源管理总线接口PMBus 155
6.16.5 串行通信接口SCI 158
6.16.6 串行外设接口SPI 160
6.16.7 本地互连网络LIN 166
7 详细说明 169
7.1 概述 169
7.2 功能框图 170
7.3 存储器 171
7.3.1 内存映射 171
7.3.2 闪存存储器映射 172
7.3.3 外设寄存器内存映射 176
7.4 标识 178
7.5 处理器CPU 179
7.5.1 浮点单元FPU 179
7.5.2 三角法数学单元TMU 179
7.5.3 VCRC单元 179
7.5.4 锁步比较模块LCM 180
7.6 器件引导模式 182
7.6.1 器件引导配置 183
7.6.2 GPIO 分配 187
7.7 安全性 189
7.7.1 保护芯片边界 189
7.7.2 双区域安全 189
7.7.3 免责声明 189
7.8 看门狗 191
7.9 CPU定时器 192
7.10 双路时钟比较器DCC 192
7.10.1 特性 192
7.10.2 DCCx时钟源中断的映射 192
7.11 功能安全 194
8 应用、实现和布局 195
8.1 应用和实施 195
8.2 器件主要特性 195
8.3 应用信息 197
8.3.1 典型应用 197
9 文档支持 211

10 机械、封装和可订购信息.....212



AVP32F00157 数字信号处理器

1 特性

- 32 位ADP32 内核，集成双锁步结构，主频可达 120MHz
  - IEEE 754 浮点单元FPU
  - 三角法数学单元TMU
  - CRC 引擎和指令VCRC
- 片上存储器
  - 256KB(128KW)，单个闪存块（ECC 保护）
  - 36KB(18KW)RAM（ECC或奇偶校验保护）
  - 安全性
    - JTAGLOCK
    - 无引脚引导
    - 双区安全
- 时钟和系统控制
  - 2个内部 10MHz 振荡器
  - 晶体振荡器或外部时钟输入
  - 窗口化看门狗计时器模块
  - 丢失时钟检测电路
  - 双路时钟比较器 DCC
- 1.1V 内核、3.3V I/O 设计
  - 内部电压调制器，可生成 1.1V 电压
  - 欠压复位 BOR电路
- 通信外设
  - 1个电源管理总线接口PMBus
  - 2个内部集成电路端口I2C
  - 1个控制域网络端口CAN/DCAN
  - 1个可变数据速率控制域网络端口CAN FD/MCAN
  - 1个串行外设接口SPI
  - 3个串行通信接口SCI，兼容UART
  - 1个本地互连网络 LIN，兼容UART
- 模拟系统
  - 2个12位模数转换器 ADC，采样率可支持4MSPS
    - 最多可支持21个外部通道，11个与GPIO复用
    - 每个 ADC配置4个后处理电路模块 PPB
  - 1个窗口比较器CMPSS，配置12位数模转换器 DAC
    - 数字毛刺滤波电路
    - 比较器上DAC输出，具备11 位分辨率
  - 3个窗口比较器CMPSS_LITE，配置9.5 位有效精度 DAC
- 增强型控制外设
  - 14个ePWM通道，4个通道包含150ps高分辨率功能
    - 支持死区控制
    - 支持硬件跳闸保护 (TZ)
  - 3个增强型捕获eCAP
  - 2个支持顺时针或逆时针运行模式的增强型正交编码器脉冲模块 eQEP
  - 嵌入式节拍发生器 (EPG)
- 用于 软件先进加密系统的CMAC密钥（128位）
- 诊断特性

- 内存开机自检(MPOST)

- 功能安全合规型
  - 专为功能安全应用开发
  - 系统功能符合ASIL D和SIL 3等级要求
  - 硬件完整性符合 ASIL B 和SIL 2等级要求
- 安全认证
  - ISO 26262 ASIL B 认证规划
- 封装选项：
  - LQFP80
  - LQFP64
  - LQFP48
  - QFN32
- 环境温度 T_A（参阅器件特性表）：
  - –40°C 至125°C

- 系统外设
  - 52 个独立可编程多路复用通用输入/输出 GPIO引脚，其中11 个与模拟端口复用
  - 10个模拟引脚支持数字输入
  - 增强型外设中断扩展 ePIE
  - 支持多个低功耗模式 LPM
  - 唯一标识码 UID

2 应用

- 汽车
  - 自动驾驶辅助系统ADAS
    - 雷达 ECU
    - 机械扫描激光雷达
  - 车身电子与照明
    - 车门
    - 后备箱
    - 车窗
    - 车身控制 (BCM)
    - 空调压缩机HVAC
    - HVAC 控制器
    - 车内加热器
    - 前灯
    - 座椅按摩
    - 座椅位置和折叠
    - 方向盘控制
    - 直流/交流逆变器
    - 中等功率直流/直流转换器
    - 电子涡轮/增压器
    - 泵
    - 自动变速器
    - 电动助力转向 EPS
  - 信息娱乐系统与仪表组
    - 抬头显示
    - 远程信息处理控制单元
    - 汽车音响主机
    - 后装市场音频放大器
    - 汽车有源噪声消除
    - 汽车外部功放
- 工业
  - 电机驱动
    - 交流驱动控制器
    - 交流驱动功率级
    - 伺服驱动控制器
    - 伺服驱动功率级
  - 工厂自动化与控制

- 混合动力、纯电动、动力总成系统
  - 电池管理系统 BMS
    - 直流/直流转换器
    - 逆变器和电机控制
    - 车载充电器 OBC和无线充电器
    - 车辆控制器 VCU
    - 虚拟引擎声浪系统 VESS
    - 发动机风扇
    - 移动机器人电机控制
  - 通信和服务器电源
    - 商用直流/直流变换器
    - 商用网络和服务器 PSU
    - 商用通信电源整流器
  - UPS
    - 三相 UPS
    - 单相并网 UPS

3 说明

AVP32F00157是一款功能优化的实时微控制器，具备可扩展、超低延迟特性，旨在提高电力电子产品开发与应用效率。

典型的应用包括：

- HVAC压缩机
- 前灯
- 直流/直流转换器
- 逆变器和电机控制
- 车载充电器OBC和无线充电器
- 泵
- 工业电机驱动
- 电机控制
- 数字电源
- 感应和信号调理

AVP32F00157集成32位处理器核心ADP32 CPU，系统采用双核锁步架构设计，使得该器件无需过多的软件开销即可实现 ASIL B 级功能安全需求。实时控制子系统基于 32 位 ADP32 DSP 内核，可针对从片上闪存或 SRAM 运行的浮点或定点代码实现120 MHz的信号处理性能。三角函数加速器 (TMU)和VCRC（循环冗余校验）扩展指令集进一步增强了处理器性能，以加快实时控制系统关键常用算法的速度。

AVP32F00157器件上集成128KW（折合256KB）大小的闪存。以及18KW(折合36KB)的片上 SRAM 也可用于存储程序或数据。

高性能模拟块集成在 AVP32F00157数字信号处理器上，并与处理单元和PWM单元紧密耦合，从而实现出色的实时信号链性能。14个PWM通道可控制从三相逆变器到功率因数校正的各种功率级，以及其它先进的多级电源拓扑。

此外器件还集成了丰富的通用通信端口（如PMBUS、SPI、SCI、LIN、I2C、CAN 和CAN FD），这些外设在器件封装上包含多个引脚复用选项，可实现灵活的信号走线布局。

封装信息

器件型号	封装	封装尺寸(1)	壳体尺寸（标称值）
AVP32F00157QP80Q	QP（LQFP，80）	14mm x 14mm	12mm x 12mm
AVP32F00157QP64Q	QP（LQFP，64）	12mm x 12mm	10mm × 10mm
AVP32F00157QP48Q	QP（LQFP，48）	9mm × 9mm	7mm × 7mm
AVP32F00157QN32Q	QN（QFN，32）	5mm × 5mm	5mm × 5mm
AVP32F00157QP80S	QP（LQFP，80）	14mm x 14mm	12mm x 12mm
AVP32F00157QP64S	QP（LQFP，64）	12mm x 12mm	10mm × 10mm
AVP32F00157QP48S	QP（LQFP，48）	9mm × 9mm	7mm × 7mm

（1）封装尺寸（长 x 宽）为标称值，并包括引脚。

3.1 功能框图

功能框图展示了CPU系统及关联的外设。





图3-1 功能框图

3.2 产品编码

AVP32F00157产品代号编码规则：



器件标识：



3.3 器件特性

表4-1列出了 AVP32F00157 器件的特性。

表3-1 器件特性

特性(1)		AVP32F00157
处理器和加速器		
ADP32 （双核、锁步)	频率 (MHz)	120
	FPU32_T0	是
	TMU_T0	是
	VCRC	是
存储器		
闪存		256KB (128KW)
RAM		36KB (18KW)
安全性: JTAGLOCK、零引脚引导、双区安全		有
系统		
32 位CPU 计时器		3
看门狗计时器		1
双时钟比较 (DCC)		1
外部中断		5
嵌入式图形发生器 (EPG)		1
非可屏蔽中断看门狗 (NMIWD) 计时器		1
晶体振荡器/外部时钟输入		1
支持 ExtR 的INTOSC 精度		+/- 1%
内部振荡器精度 (2 INTOSC)		参考“内部振荡器”一节
GPIO	80 引脚 QP	52 (11 个与模拟功能复用，4 个与 TDI，TDO，X1，X2复用)
	64 引脚 QP	37 (11 个与模拟功能复用，4 个与 TDI、TDO、X1、X2复用)
	48 引脚 QP	27 (9 个与模拟功能复用，4 个与 TDI、TDO、X1、X2复用)
	32 引脚 QN	18 (5 个与模拟功能复用，4 个与 TDI、TDO、X1、X2复用)
	附加 GPIO	4 (使用 cJTAG 时，TDI 和 TDO 可用作 GPIO。使用 INTOSC 作为时钟源时，X1 和 X2 可用作 GPIO。) **注意：此部分 GPIO数量已包含在上面的统计中。**
AIO （数字输入与模拟功能共用)	80 引脚 QP	10
	64 引脚 QP	10
	48 引脚 QP	9
	32 引脚 QN	6

特性(1)		AVP32F00157
模拟外设		
ADC 12 位	ADC 数量	2
ADC 转换时间 (ns)(2)/ MSPS	80 引脚 QP	250ns/4.00MSPS
	64 引脚 QP	
	48 引脚 QP	
	32 引脚 QN	
ADC 通道（单端）	80 引脚 QP	21（11 个与 GPIO 共用）
	64 引脚 QP	21（11 个与 GPIO 共用）
	48 引脚 QP	18（9 个与 GPIO 共用）
	32 引脚 QN	11（5 个与 GPIO 共用）
温度传感器		1
比较器子系统	CMPSS（每个都包含两个比较器和两个带有递增和递减斜坡发生器的动态 DAC）	1
	CMPSS_LITE（每个都包含两个比较器和两个静态 DAC）	3
	CMPx_DACL 输出	1
控制外设(3)		
eCAP 模块–Type 2		3
ePWM/HRPWM – Type 4	总通道数	14
	具有高分辨率功能的通道	4（ePWM1、ePWM2）
eQEP 模块–Type 2		2
通信外设(3)		
PMBus –Type 0		1
CAN –Type 0		1
CAN FD (MCAN) –Type 2		1
I2C –Type 1		2
SCI –Type 0（与 UART 兼容）		3
LIN –Type 1（与 UART 兼容）		1
SPI –Type 2		1
封装、温度和资质认证选项		
AVP32F00157 S温度选项器件	结温 (T_J)	-40°C 至140°C
	自然通风温度 (T_A)	–40°C 至125°C
	封装选项	80QP，64QP，48QP
	通过 AEC-Q100 认证(4)	-
AVP32F00157 Q温度选项器件	结温 (T_J)	-40°C 至140°C
	自然通风温度 (T_A)	–40°C 至125°C

特性(1)		AVP32F00157
	封装选项	80QP，64QP，48QP，32QN
	通过 AEC-Q100 认证(4)	是

(1) 模块类型迭代代表模块主要功能特性的差异，同一个外设类型不同器件之间会有细微差异，但不影响模块的基本功能。

(2) 从采样保持窗口开始到下一个转换采样保持窗口开始之间的间隔时间。


(3) 对于多个封装规格的器件型号，少引脚数的封装列出的外设数量可能会减少，因为少引脚数的封装的可用引脚减少。器件内部存在的外设数量并未实质性减少。

(4) “Q”是指适用于汽车应用的 AEC-Q100 认证。

4 引脚配置和功能


4.1 引脚图

图 5-1 显示了 80引脚LQFP上的引脚分配。图 5-2 显示了 64引脚LQFP上的引脚分配。图 5-3 显示了 48引脚上QFP的引脚分配。图5-4 显示了 32引脚VQFN上的引脚分配。




A. GPIO 引脚上仅显示GPIO 功能。

图4-1 LQFP80封装引脚定义分布（顶视图）




A. GPIO 引脚上仅显示 GPIO 功能。

图4-2 LQFP64封装引脚定义分布（顶视图）



A. GPIO 引脚上仅显示GPIO 功能。

图4-3 带底部散热焊盘的LQFP48封装引脚定义分布（顶视图）



A. GPIO 引脚上仅显示 GPIO 功能。

图4-4 QFN32封装引脚定义分布（顶视图）

4.2 引脚属性

表4-1 引脚属性

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
模拟							
A0						I	ADC-A 输入 0
C15						I	ADC-C 输入 15
CMP1_DACL		19	15	11	7	I	CMPSS-1 低电平 DAC 输出
CMP3_HP2						I	CMPSS-3 高比较器输入正端 2
CMP3_LP2						I	CMPSS-3 低比较器输入正端 2
AIO231	0，4，8，12					I	用于数字输入 231 的模拟引脚
A1						I	ADC-A 输入 1
CMP1_HP4		18	14	10	7	I	CMPSS-1 高比较器输入正端 4
CMP1_LP4						I	CMPSS-1 低比较器输入正端 4
AIO232	0，4，8，12					I	用于数字输入 232 的模拟引脚
A2						I	ADC-A 输入 2
C9						I	ADC-C 输入 9
CMP1_HP0		13	9	6	4	I	CMPSS-1 高比较器输入正端 0
CMP1_LP0						I	CMPSS-1 低比较器输入正端 0
GPIO224						I/O	通用输入/输出 224。该引脚还具有数字多路复用器功能。
A3						I	ADC-A 输入3
C5						I	ADC-C 输入5
CMP3_HN0						I	CMPSS-3 高比较器输入负端 0
CMP3_HP3		12	8	5	3	I	CMPSS-3 高比较器输入正端 3
CMP3_LN0						I	CMPSS-3 低比较器输入负端 0
CMP3_LP3						I	CMPSS-3 低比较器输入正端 3
GPIO242						I/O	通用输入/输出 242。该引脚还具有数字多路复用器功能
A4						I	ADC-A 输入4
C14						I	ADC-C 输入14
CMP2_HP0						I	CMPSS-2 高比较器输入正端 0
CMP2_LP0						I	CMPSS-2 低比较器输入正端 0
CMP4_HN0		27	23	19	12	I	CMPSS-4 高比较器输入负端 0
CMP4_HP3						I	CMPSS-4 高比较器输入正端 3
CMP4_LN0						I	CMPSS-4 低比较器输入负端 0
CMP4_LP3						I	CMPSS-4 低比较器输入正端 3
AIO225	0，4，8，12					I	用于数字输入 225 的模拟引脚
A5						I	ADC-A 输入5
C2						I	ADC-C 输入2
CMP3_HN1		17	13	9	6	I	CMPSS-3 高比较器输入负端 1
CMP3_HP1						I	CMPSS-3 高比较器输入正端 1
CMP3_LN1						I	CMPSS-3 低比较器输入负端 1
CMP3_LP1						I	CMPSS-3 低比较器输入正端 1

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
AIO244	0，4，8，12					I	用于数字输入 244 的模拟引脚
A6						I	ADC-A 输入6
CMP1_HP2						I	CMPSS-1 高比较器输入正端 2
CMP1_LP2		10	6	4	2	I	CMPSS-1 低比较器输入正端 2
GPIO228						I/O	通用输入/输出 228。该引脚还具有数字多路复用器功能
A7						I	ADC-A 输入7
C3						I	ADC-C 输入3
CMP4_HN1						I	CMPSS-4 高比较器输入负端 1
CMP4_HP1		23	19	15	8	I	CMPSS-4 高比较器输入正端 1
CMP4_LN1						I	CMPSS-4 低比较器输入负端 1
CMP4_LP1						I	CMPSS-4 低比较器输入正端 1
AIO245	0，4，8，12					I	用于数字输入 245 的模拟引脚
A8						I	ADC-A 输入8
C11						I	ADC-C 输入11
CMP2_HP4						I	CMPSS-2 高比较器输入正端 4
CMP2_LP4		24	20	16	9	I	CMPSS-2 低比较器输入正端 4
CMP4_HP4						I	CMPSS-4 高比较器输入正端 4
CMP4_LP4						I	CMPSS-4 低比较器输入正端 4
AIO241	0，4，8，12					I	用于数字输入 241 的模拟引脚
A10						I	ADC-A 输入10
C10						I	ADC-C 输入10
CMP2_HN0						I	CMPSS-2 高比较器输入负端 0
CMP2_HP3		29	25	21	13	I	CMPSS-2 高比较器输入正端 3
CMP2_LN0						I	CMPSS-2 低比较器输入负端 0
CMP2_LP3						I	CMPSS-2 低比较器输入正端 3
GPIO230						I/O	通用输入/输出 230。该引脚还具有数字多路复用器功能
A11						I	ADC-A 输入11
C0						I	ADC-C 输入0
CMP1_HN1						I	CMPSS-1 高比较器输入负端 1
CMP1_HP1		16	12	8	6	I	CMPSS-1 高比较器输入正端 1
CMP1_LN1						I	CMPSS-1 低比较器输入负端 1
CMP1_LP1						I	CMPSS-1 低比较器输入正端 1
AIO237	0，4，8，12					I	用于数字输入 237 的模拟引脚
A12						I	ADC-A 输入12
C1						I	ADC-C 输入1
CMP2_HN1						I	CMPSS-2 高比较器输入负端 1
CMP2_HP1		22	18	14	8	I	CMPSS-2 高比较器输入正端 1
CMP2_LN1						I	CMPSS-2 低比较器输入负端 1
CMP2_LP1						I	CMPSS-2 低比较器输入正端 1
CMP4_HP2						I	CMPSS-4 高比较器输入正端 2
CMP4_LP2						I	CMPSS-4 低比较器输入正端 2

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
AIO238	0，4，8，12					I	用于数字输入 238 的模拟引脚
A15						I	ADC-A 输入 15
C7						I	ADC-C 输入 7
CMP1_HN0						I	CMPSS-1 高比较器输入负端 0
CMP1_HP3		14	10	7	5	I	CMPSS-1 高比较器输入正端 3
CMP1_LN0						I	CMPSS-1 低比较器输入负端 0
CMP1_LP3						I	CMPSS-1 低比较器输入正端 3
AIO233	0，4，8，12					I	用于数字输入 233 的模拟引脚
A16						I	ADC-A 输入 16
C16		4	2	2	32	I	ADC-C 输入 16
GPIO28						I/O	通用输入/输出 28。该引脚还具有数字多路复用器功能
A17						I	ADC-A 输入 17
C17		33	27	22		I	ADC-C 输入 17
GPIO20						I/O	通用输入/输出 20。该引脚还具有数字多路复用器功能
A18						I	ADC-A 输入 18
C18		34	28			I	ADC-C 输入 18
GPIO21						I/O	通用输入/输出 21。该引脚还具有数字多路复用器功能
A19						I	ADC-A 输入 19
C19		35	29	23		I	ADC-C 输入 19
GPIO13						I/O	通用输入/输出 13。该引脚还具有数字多路复用器功能
A20						I	ADC-A 输入 20
C20		36	30	24		I	ADC-C 输入 20
GPIO12						I/O	通用输入/输出 12。该引脚还具有数字多路复用器功能
A14						I	ADC-A 输入 14
C4						I	ADC-C 输入 4
CMP3_HP4		15	11	7	5	I	CMPSS-3 高比较器输入正端 4
CMP3_LP4						I	CMPSS-3 低比较器输入正端 4
AIO239	0，4，8，12					I	用于数字输入 239 的模拟引脚
C6						I	ADC-C 输入 6
CMP3_HP0						I	CMPSS-3 高比较器输入正端 0
CMP3_LP0		11	7	4	2	I	CMPSS-3 低比较器输入正端 0
GPIO226						I/O	通用输入/输出 226。该引脚还具有数字多路复用器功能
A9						I	ADC-A 输入 9
C8						I	ADC-C 输入 8
CMP2_HP2		28	24	20	13	I	CMPSS-2 高比较器输入正端 2
CMP2_LP2						I	CMPSS-2 低比较器输入正端 2
CMP4_HP0						I	CMPSS-4 高比较器输入正端 0

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
CMP4_LP0						I	CMPSS-4 低比较器输入正端 0
GPIO227						I/O	通用输入/输出 227。该引脚还具有数字多路复用器功能
VREFHI		20	16	12		I	ADC 基准高电平。在外部基准模式下，从外部驱动此引脚上的基准高电压。在内部基准模式下，由器件驱动输出到该引脚。无论哪种模式在此引脚上放置至少一个 2.2μF的电容。此电容器应放置在VREFHI 和VREFLO 引脚之间，并尽可能靠近器件的位置。QFN32封装上，VREFHI在器件内部连接至VDDA。
VREFLO		21	17	13		I	ADC基准低电平
GPIO							
GPIO0	0，4，8，12	63	52	42	28	I/O	通用输入/输出 0
EPWM1_A	1					O	ePWM-1 输出 A
CANA_RX	2					I	CAN-A 接收
OUTPUTXBAR7	3					O	输出 X-BAR 输出 7
SCIA_RX	5					I	SCI-A 接收数据
I2CA_SDA	6					I/OD	I2C-A 开漏双向数据
SPIA_STE	7					I/O	SPI-A 从器件发送使能 (STE)
MCAN_RX	10					I	CAN/CAN FD 接收
EQEP1_INDEX	13					I/O	eQEP-1 索引
EPWM3_A	15					O	ePWM-3 输出 A
GPIO1	0，4，8，12	62	51	41	27	I/O	通用输入/输出 1
EPWM1_B	1					O	ePWM-1 输出 B
SCIA_TX	5					O	SCI-A 发送数据
I2CA_SCL	6					I/OD	I2C-A 开漏双向时钟
SPIA_SOMI	7					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
EQEP1_STROBE	9					I/O	eQEP-1 选通
MCAN_TX	10					O	CAN/CAN FD 发送
EPWM3_B	15					O	ePWM-3 输出 B
GPIO2	0，4，8，12	61	50	40		I/O	通用输入/输出 2
EPWM2_A	1					O	ePWM-2 输出 A
OUTPUTXBAR1	5					O	输出 X-BAR 输出 1
PMBUSA_SDA	6					I/OD	PMBus-A 开漏双向数据
SPIA_SIMO	7					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
SCIA_TX	9					O	SCI-A 发送数据
I2CB_SDA	11					I/OD	I2C-B 开漏双向数据
CANA_TX	14					O	CAN-A 发送
EPWM4_A	15					O	ePWM-4 输出 A
GPIO3	0，4，8，12	60	49	39	26	I/O	通用输入/输出 3
EPWM2_B	1					O	ePWM-2 输出 B
OUTPUTXBAR2	2、5					O	输出 X-BAR 输出 2
PMBUSA_SCL	6					I/OD	PMBus-A 开漏双向时钟
SPIA_CLK	7					I/O	SPI-A 时钟
SCIA_RX	9					I	SCI-A 接收数据

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
I2CB_SCL	11					I/OD	I2C-B 开漏双向时钟
CANA_RX	14					I	CAN-A 接收
EPWM4_B	15					O	ePWM-4 输出B
GPIO4	0，4，8，12					I/O	通用输入/输出4
EPWM3_A	1					O	ePWM-3 输出A
I2CA_SCL	2					I/OD	I2C-A 开漏双向时钟
MCAN_TX	3					O	CAN/CAN FD 发送
OUTPUTXBAR3	5	59	48	38		O	输出X-BAR 输出3
CANA_TX	6					O	CAN-A 发送
EQEP2_STROBE	9					I/O	eQEP-2 选通
SPIA_SOMI	14					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
EPWM1_A	15					O	ePWM-1 输出A
GPIO5	0，4，8，12					I/O	通用输入/输出5
EPWM3_B	1					O	ePWM-3 输出B
I2CA_SDA	2					I/OD	I2C-A 开漏双向数据
OUTPUTXBAR3	3					O	输出X-BAR 输出3
MCAN_RX	5	74	61	47	30	I	CAN/CAN FD 接收
CANA_RX	6					I	CAN-A 接收
SPIA_STE	7					I/O	SPI-A 从器件发送使能 (STE)
SCIA_RX	11					I	SCI-A 接收数据
EPWM1_B	15					O	ePWM-1 输出B
GPIO6	0，4，8，12					I/O	通用输入/输出6
EPWM4_A	1					O	ePWM-4 输出A
OUTPUTXBAR4	2	80	64	48		O	输出X-BAR 输出4
SYNCOUT	3					O	外部ePWM 同步脉冲
EQEP1_A	5					I	eQEP-1 输入A
EPWM2_A	15					O	ePWM-2 输出A
GPIO7	0，4，8，12					I/O	通用输入/输出7
EPWM4_B	1					O	ePWM-4 输出B
EPWM2_A	2					O	ePWM-2 输出A
OUTPUTXBAR5	3					O	输出X-BAR 输出5
EQEP1_B	5	68	57	43	29	I	eQEP-1 输入B
SPIA_SIMO	7					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
SCIA_TX	11					O	SCI-A 发送数据
CANA_TX	14					O	CAN-A 发送
EPWM2_B	15					O	ePWM-2 输出B
GPIO8	0，4，8，12					I/O	通用输入/输出8
EPWM5_A	1					O	ePWM-5 输出A
ADCSOCAO	3					O	外部ADC 的ADC 转换启动 A
EQEP1_STROBE	5	58	47			I/O	eQEP-1 选通
SCIA_TX	6					O	SCI-A 发送数据
SPIA_SIMO	7					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
I2CA_SCL	9					I/OD	I2C-A 开漏双向时钟
GPIO9	0，4，8，12	75	62			I/O	通用输入/输出9
EPWM5_B	1					O	ePWM-5 输出B

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
SCIB_TX	2					O	SCI-B 发送数据
OUTPUTXBAR6	3					O	输出X-BAR 输出6
EQEP1_INDEX	5					I/O	eQEP-1 索引
SCIA_RX	6					I	SCI-A 接收数据
SPIA_CLK	7					I/O	SPI-A 时钟
I2CB_SCL	14					I/OD	I2C-B 开漏双向时钟
GPIO10	0，4，8，12					I/O	通用输入/输出10
EPWM6_A	1					O	ePWM-6 输出A
ADCSOCBO	3					O	外部ADC 的ADC 转换启动B
EQEP1_A	5	76	63			I	eQEP-1 输入A
SCIB_TX	6					O	SCI-B 发送数据
SPIA_SOMI	7					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
I2CA_SDA	9					I/OD	I2C-A 开漏双向数据
GPIO11	0，4，8，12					I/O	通用输入/输出11
EPWM6_B	1					O	ePWM-6 输出B
CANA_RX	2					I	CAN-A 接收
OUTPUTXBAR7	3					O	输出X-BAR 输出7
EQEP1_B	5	37	31		14	I	eQEP-1 输入B
SCIB_RX	6					I	SCI-B 接收数据
SPIA_STE	7					I/O	SPI-A 从器件发送使能 (STE)
EQEP2_A	11					I	eQEP-2 输入A
SPIA_SIMO	13					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
GPIO12	0，4，8，12					I/O	通用输入/输出 12。该引脚还具有模拟功能
EPWM7_A	1					O	ePWM-7 输出A
MCAN_RX	3					I	CAN/CAN FD 接收
EQEP1_STROBE	5					I/O	eQEP-1 选通
SCIB_TX	6	36	30	24		O	SCI-B 发送数据
PMBUSA_CTL	7					I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
SPIA_CLK	11					I/O	SPI-A 时钟
CANA_RX	13					I	CAN-A 接收
GPIO13	0，4，8，12					I/O	通用输入/输出 13。该引脚还具有模拟功能
EPWM7_B	1					O	ePWM-7 输出B
MCAN_TX	3					O	CAN/CAN FD 发送
EQEP1_INDEX	5					I/O	eQEP-1 索引
SCIB_RX	6	35	29	23		I	SCI-B 接收数据
PMBUSA_ALERT	7					I/OD	PMBus-A 开漏双向警报信号
SPIA_SOMI	11					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
CANA_TX	13					O	CAN-A 发送
GPIO14	0，4，8，12					I/O	通用输入/输出14
SCIB_TX	2					O	SCI-B 发送数据
I2CB_SDA	5					I/OD	I2C-B 开漏双向数据
OUTPUTXBAR3	6	79				O	输出X-BAR 输出3
PMBUSA_SDA	7					I/OD	PMBus-A 开漏双向数据
EQEP2_A	10					I	eQEP-2 输入A
EPWM3_A	13					O	ePWM-3 输出A

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
GPIO15	0，4，8，12					I/O	通用输入/输出15
SCIB_RX	2					I	SCI-B 接收数据
I2CB_SCL	5					I/OD	I2C-B 开漏双向时钟
OUTPUTXBAR4	6	78				O	输出X-BAR 输出4
PMBUSA_SCL	7					I/OD	PMBus-A 开漏双向时钟
EQEP2_B	10					I	eQEP-2 输入B
EPWM3_B	13					O	ePWM-3 输出B
GPIO16	0，4，8，12					I/O	通用输入/输出16
SPIA_SIMO	1					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
OUTPUTXBAR7	3					O	输出X-BAR 输出7
EPWM5_A	5					O	ePWM-5 输出A
SCIA_TX	6	39	33	26		O	SCI-A 发送数据
EQEP1_STROBE	9					I/O	eQEP-1 选通
PMBUSA_SCL	10					I/OD	PMBus-A 开漏双向时钟
XCLKOUT	11					O	外部时钟输出。从此引脚配置器件所选时钟信号分频输出。
EQEP2_B	13					I	eQEP-2 输入B
GPIO17	0，4，8，12					I/O	通用输入/输出17
SPIA_SOMI	1					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
OUTPUTXBAR8	3					O	输出X-BAR 输出8
EPWM5_B	5					O	ePWM-5 输出B
SCIA_RX	6	40	34			I	SCI-A 接收数据
EQEP1_INDEX	9					I/O	eQEP-1 索引
PMBUSA_SDA	10					I/OD	PMBus-A 开漏双向数据
CANA_TX	11					O	CAN-A 发送
EPWM6_A	14					O	ePWM-6 输出A
GPIO18	0，4，8，12					I/O	通用输入/输出18
SPIA_CLK	1					I/O	SPI-A 时钟
SCIB_TX	2					O	SCI-B 发送数据
CANA_RX	3					I	CAN-A 接收
EPWM6_A	5					O	ePWM-6 输出A
I2CA_SCL	6	50	41	33	21	I/OD	I2C-A 开漏双向时钟
EQEP2_A	9					I	eQEP-2 输入A
PMBUSA_CTL	10					I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
XCLKOUT	11					O	外部时钟输出。从此引脚配置器件所选时钟信号分频输出。
X2	ALT					I/O	晶体振荡器输出。
GPIO19	0，4，8，12					I/O	通用输入/输出19
SPIA_STE	1					I/O	SPI-A 从器件发送使能 (STE)
SCIB_RX	2					I	SCI-B 接收数据
CANA_TX	3	51	42	34	22	O	CAN-A 发送
EPWM6_B	5					O	ePWM-6 输出B
I2CA_SDA	6					I/OD	I2C-A 开漏双向数据
EQEP2_B	9					I	eQEP-2 输入B

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
PMBUSA_ALERT	10					I/OD	PMBus-A 开漏双向警报信号
X1	ALT					I/O	晶体振荡器或单端时钟输入引脚。器件初始化程序必须在启用晶体振荡器之前先配置该引脚。启用振荡器时必须将一个石英晶体电路连接至 X1和 X2。也可通过此引脚输入单端 3.3V 电平时钟。
ExtR	ALT2					I	用作内部振荡器的外部电阻。可提高时钟精度。
GPIO20	0，4，8，12					I/O	通用输入/输出 20。该引脚还具有模拟功能
EQEP1_A	1					I	eQEP-1 输入A
CANA_TX	3					O	CAN-A 发送
SPIA_SIMO	6	33	27	22		I/O	SPI-A 从器件输入，主器件输出 (SIMO)
MCAN_TX	9					O	CAN/CAN FD 发送
I2CA_SCL	11					I/OD	I2C-A 开漏双向时钟
SCIC_TX	15					O	SCI-C 发送数据
GPIO21	0，4，8，12					I/O	通用输入/输出 21。该引脚还具有模拟功能
EQEP1_B	1					I	eQEP-1 输入B
CANA_RX	3					I	CAN-A 接收
SPIA_SOMI	6	34	28			I/O	SPI-A 从器件输出，主器件输入 (SOMI)
MCAN_RX	9					I	CAN/CAN FD 接收
I2CA_SDA	11					I/OD	I2C-A 开漏双向数据
SCIC_RX	15					I	SCI-C 接收数据
GPIO22	0，4，8，12					I/O	通用输入/输出22
EQEP1_STROBE	1					I/O	eQEP-1 选通
SCIB_TX	3	67	56			O	SCI-B 发送数据
LINA_TX	9					O	LIN-A 发送
EPWM4_A	14					O	ePWM-4 输出A
GPIO23	0，4，8，12					I/O	通用输入/输出23
EQEP1_INDEX	1					I/O	eQEP-1 索引
SCIB_RX	3	65	54			I	SCI-B 接收数据
LINA_RX	9					I	LIN-A 接收
EPWM4_B	14					O	ePWM-4 输出B
GPIO24	0，4，8，12					I/O	通用输入/输出24
OUTPUTXBAR1	1					O	输出X-BAR 输出1
EQEP2_A	2					I	eQEP-2 输入A
SPIA_STE	3					I/O	SPI-A 从器件发送使能 (STE)
EPWM4_A	5	41	35	27	15	O	ePWM-4 输出A
SPIA_SIMO	6					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
PMBUSA_SCL	10					I/OD	PMBus-A 开漏双向时钟
SCIA_TX	11					O	SCI-A 发送数据
ERRORSTS	13					O	错误状态输出。该信号需要一个外部下拉电阻。
GPIO25	0，4，8，12					I/O	通用输入/输出25
OUTPUTXBAR2	1	42				O	输出X-BAR 输出2
EQEP2_B	2					I	eQEP-2 输入B
EQEP1_A	5					I	eQEP-1 输入A

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
PMBUSA_SDA	10					I/OD	PMBus-A 开漏双向数据
SCIA_RX	11					I	SCI-A 接收数据
GPIO26	0，4，8，12					I/O	通用输入/输出26
OUTPUTXBAR3	1, 5					O	输出X-BAR 输出3
EQEP2_INDEX	2	43				I/O	eQEP-2 索引
PMBUSA_CTL	10					I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
I2CA_SDA	11					I/OD	I2C-A 开漏双向数据
GPIO27	0，4，8，12					I/O	通用输入/输出27
OUTPUTXBAR4	1, 5					O	输出X-BAR 输出4
EQEP2_STROBE	2	44				I/O	eQEP-2 选通
PMBUSA_ALERT	10					I/OD	PMBus-A 开漏双向警报信号
I2CA_SCL	11					I/OD	I2C-A 开漏双向时钟
GPIO28	0，4，8，12					I/O	通用输入/输出28。该引脚还具有模拟功能
SCIA_RX	1					I	SCI-A 接收数据
EPWM7_A	3					O	ePWM-7 输出A
OUTPUTXBAR5	5					O	输出X-BAR 输出5
EQEP1_A	6	4	2	2	32	I	eQEP-1 输入A
EQEP2_STROBE	9					I/O	eQEP-2 选通
LINA_TX	10					O	LIN-A 发送
SPIA_CLK	11					I/O	SPI-A 时钟
ERRORSTS	13					O	错误状态输出。该信号需要一个外部下拉电阻。
I2CB_SDA	14					I/OD	I2C-B 开漏双向数据
GPIO29	0，4，8，12					I/O	通用输入/输出29
SCIA_TX	1					O	SCI-A 发送数据
EPWM7_B	3					O	ePWM-7 输出B
OUTPUTXBAR6	5					O	输出X-BAR 输出6
EQEP1_B	6	3	1	1	31	I	eQEP-1 输入B
EQEP2_INDEX	9					I/O	eQEP-2 索引
LINA_RX	10					I	LIN-A 接收
SPIA_STE	11					I/O	SPI-A 从器件发送使能 (STE)
ERRORSTS	13					O	错误状态输出。该信号需要一个外部下拉电阻。
I2CB_SCL	14					I/OD	I2C-B 开漏双向时钟
GPIO30	0，4，8，12					I/O	通用输入/输出30
CANA_RX	1					I	CAN-A 接收
OUTPUTXBAR7	5	1				O	输出X-BAR 输出7
EQEP1_STROBE	6					I/O	eQEP-1 选通
MCAN_RX	10					I	CAN/CAN FD 接收
EPWM1_A	11					O	ePWM-1 输出A
GPIO31	0，4，8，12					I/O	通用输入/输出31
CANA_TX	1					O	CAN-A 发送
OUTPUTXBAR8	5	2				O	输出X-BAR 输出8
EQEP1_INDEX	6					I/O	eQEP-1 索引
MCAN_TX	10					O	CAN/CAN FD 发送
EPWM1_B	11					O	ePWM-1 输出B
GPIO32	0，4，8，12	49	40	32	20	I/O	通用输入/输出32

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
I2CA_SDA	1					I/OD	I2C-A 开漏双向数据
EQEP1_INDEX	2					I/O	eQEP-1 索引
SPIA_CLK	3					I/O	SPI-A 时钟
EPWM4_B	5					O	ePWM-4 输出B
LINA_TX	6					O	LIN-A 发送
CANA_TX	10					O	CAN-A 发送
PMBUSA_SDA	11					I/OD	PMBus-A 开漏双向数据
ADCSOCBO	13					O	外部ADC 的ADC 转换启动 B
GPIO33	0，4，8，12					I/O	通用输入/输出33
I2CA_SCL	1					I/OD	I2C-A 开漏双向时钟
OUTPUTXBAR4	5					O	输出X-BAR 输出4
LINA_RX	6	38	32	25		I	LIN-A 接收
CANA_RX	10					I	CAN-A 接收
EQEP2_B	11					I	eQEP-2 输入B
ADCSOCAO	13					O	外部ADC 的ADC 转换启动 A
GPIO34	0，4，8，12					I/O	通用输入/输出34
OUTPUTXBAR1	1	77				O	输出X-BAR 输出1
PMBUSA_SDA	6					I/OD	PMBus-A 开漏双向数据
I2CB_SDA	14					I/OD	I2C-B 开漏双向数据
GPIO35	0，4，8，12					I/O	通用输入/输出35
SCIA_RX	1					I	SCI-A 接收数据
SPIA_SOMI	2					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
I2CA_SDA	3					I/OD	I2C-A 开漏双向数据
CANA_RX	5					I	CAN-A 接收
PMBUSA_SCL	6					I/OD	PMBus-A 开漏双向时钟
LINA_RX	7	48	39	31	19	I	LIN-A 接收
EQEP1_A	9					I	eQEP-1 输入A
PMBUSA_CTL	10					I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
EPWM5_B	11					O	ePWM-5 输出B
TDI	15					I	JTAG 测试数据输入引脚。器件默认选择TDI功能，且禁用内部上拉电阻。如将该引脚用作 JTAG TDI，则应启用内部上拉电阻或在电路板上添加外部上拉电阻，避免输入浮空。
GPIO37	0，4，8，12					I/O	通用输入/输出37
OUTPUTXBAR2	1					O	输出X-BAR 输出2
SPIA_STE	2					I/O	SPI-A 从器件发送使能 (STE)
I2CA_SCL	3					I/OD	I2C-A 开漏双向时钟
SCIA_TX	5					O	SCI-A 发送数据
CANA_TX	6	46	37	29	17	O	CAN-A 发送
LINA_TX	7					O	LIN-A 发送
EQEP1_B	9					I	eQEP-1 输入B
PMBUSA_ALERT	10					I/OD	PMBus-A 开漏双向警报信号
EPWM5_A	11					O	ePWM-5 输出A
TDO	15					O	JTAG 测试数据输出引脚，器件默认选择TDO功能，且禁用内部上拉电阻。当无JTAG 活动时，

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
							TDO功能将处于三态并使引脚浮空；内部上拉电阻应该被启用或者在电路板上增加一个外部上拉电阻来避免 GPIO 输入浮空。
GPIO39	0，4，8，12					I/O	通用输入/输出39
MCAN_RX	6					I	CAN/CAN FD 接收
EQEP2_INDEX	9					I/O	eQEP-2 索引
SYNCOUT	13					O	外部ePWM 同步脉冲
EQEP1_INDEX	14					I/O	eQEP-1 索引
GPIO40	0，4，8，12					I/O	通用输入/输出40
EPWM2_B	5					O	ePWM-2 输出B
PMBUSA_SDA	6	64	53			I/OD	PMBus-A 开漏双向数据
SCIB_TX	9					O	SCI-B 发送数据
EQEP1_A	10					I	eQEP-1 输入A
GPIO41	0，4，8，12					I/O	通用输入/输出41
EPWM7_A	1					O	ePWM-7 输出A
EPWM2_A	5					O	ePWM-2 输出A
PMBUSA_SCL	6	66	55			I/OD	PMBus-A 开漏双向时钟
SCIB_RX	9					I	SCI-B 接收数据
EQEP1_B	10					I	eQEP-1 输入B
GPIO42	0，4，8，12					I/O	通用输入/输出42
LINA_RX	2					I	LIN-A 接收
OUTPUTXBAR5	3					O	输出X-BAR 输出5
PMBUSA_CTL	5	57				I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
I2CA_SDA	6					I/OD	I2C-A 开漏双向数据
SCIC_RX	7					I	SCI-C 接收数据
EQEP1_STROBE	10					I/O	eQEP-1 选通
GPIO43	0，4，8，12					I/O	通用输入/输出43
OUTPUTXBAR6	3					O	输出X-BAR 输出6
PMBUSA_ALERT	5、9	54				I/OD	PMBus-A 开漏双向警报信号
I2CA_SCL	6					I/OD	I2C-A 开漏双向时钟
SCIC_TX	7					O	SCI-C 发送数据
EQEP1_INDEX	10					I/O	eQEP-1 索引
GPIO44	0，4，8，12					I/O	通用输入/输出44
OUTPUTXBAR7	3					O	输出X-BAR 输出7
EQEP1_A	5	69		44		I	eQEP-1 输入A
PMBUSA_SDA	6					I/OD	PMBus-A 开漏双向数据
PMBUSA_CTL	9					I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
GPIO45	0，4，8，12					I/O	通用输入/输出45
OUTPUTXBAR8	3	73				O	输出X-BAR 输出8
PMBUSA_ALERT	9					I/OD	PMBus-A 开漏双向警报信号
GPIO46	0，4，8，12					I/O	通用输入/输出46
LINA_TX	3	6				O	LIN-A 发送
MCAN_TX	5					O	CAN/CAN FD 发送
PMBUSA_SDA	9					I/OD	PMBus-A 开漏双向数据
GPIO48	0，4，8，12	31				I/O	通用输入/输出48

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
OUTPUTXBAR3	1					O	输出X-BAR 输出3
CANA_TX	3					O	CAN-A 发送
MCAN_TX	5					O	CAN/CAN FD 发送
SCIA_TX	6					O	SCI-A 发送数据
PMBUSA_SDA	9					I/OD	PMBus-A 开漏双向数据
GPIO49	0，4，8，12	32				I/O	通用输入/输出49
OUTPUTXBAR4	1					O	输出X-BAR 输出4
CANA_RX	3					I	CAN-A 接收
MCAN_RX	5					I	CAN/CAN FD 接收
SCIA_RX	6					I	SCI-A 接收数据
LINA_RX	9					I	LIN-A 接收
GPIO224	0，4，8，12	13	9	6	4	I/O	通用输入/输出224。该引脚还具有模拟功能
OUTPUTXBAR3	5					O	输出X-BAR 输出3
SPIA_SIMO	6					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
EPWM1_A	9					O	ePWM-1 输出A
CANA_TX	10					O	CAN-A 发送
EQEP1_A	11					I	eQEP-1 输入A
SCIC_TX	14					O	SCI-C 发送数据
GPIO226	0，4，8，12	11	7	4	2	I/O	通用输入/输出226。该引脚还具有模拟功能
LINA_RX	3					I	LIN-A 接收
EPWM6_A	5					O	ePWM-6 输出A
SPIA_CLK	6					I/O	SPI-A 时钟
EPWM1_B	9					O	ePWM-1 输出B
EQEP1_STROBE	11					I/O	eQEP-1 选通
SCIC_RX	14					I	SCI-C 接收数据
GPIO227	0，4，8，12	28	24	20	13	I/O	通用输入/输出227。该引脚还具有模拟功能
I2CB_SCL	1					I/OD	I2C-B 开漏双向时钟
EPWM3_A	3					O	ePWM-3 输出A
OUTPUTXBAR1	5					O	输出X-BAR 输出1
EPWM2_B	6					O	ePWM-2 输出B
GPIO228	0，4，8，12	10	6	4	2	I/O	通用输入/输出228。该引脚还具有模拟功能
ADCSOCAO	3					O	外部ADC 的ADC 转换启动 A
CANA_TX	5					O	CAN-A 发送
SPIA_SOMI	6					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
EPWM2_B	9					O	ePWM-2 输出B
EQEP1_B	11					I	eQEP-1 输入B
GPIO230	0，4，8，12	29	25	21	13	I/O	通用输入/输出230。该引脚还具有模拟功能
I2CB_SDA	1					I/OD	I2C-B 开漏双向数据
EPWM3_B	3					O	ePWM-3 输出B
CANA_RX	5					I	CAN-A 接收
EPWM2_A	6					O	ePWM-2 输出A
I2CA_SDA	7					I/OD	I2C-A 开漏双向数据
PMBUSA_SCL	9					I/OD	PMBus-A 开漏双向时钟
GPIO49	0，4，8，12	32				I/O	通用输入/输出49
OUTPUTXBAR4	1					O	输出X-BAR 输出4

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
CANA_RX	3					I	CAN-A 接收
MCAN_RX	5					I	CAN/CAN FD 接收
SCIA_RX	6					I	SCI-A 接收数据
LINA_RX	9					I	LIN-A 接收
GPIO224	0，4，8，12					I/O	通用输入/输出224。该引脚还具有模拟功能
OUTPUTXBAR3	5					O	输出X-BAR 输出3
SPIA_SIMO	6					I/O	SPI-A 从器件输入，主器件输出 (SIMO)
EPWM1_A	9	13	9	6	4	O	ePWM-1 输出A
CANA_TX	10					O	CAN-A 发送
EQEP1_A	11					I	eQEP-1 输入A
SCIC_TX	14					O	SCI-C 发送数据
GPIO226	0，4，8，12					I/O	通用输入/输出226。该引脚还具有模拟功能
LINA_RX	3					I	LIN-A 接收
EPWM6_A	5					O	ePWM-6 输出A
SPIA_CLK	6	11	7	4	2	I/O	SPI-A 时钟
EPWM1_B	9					O	ePWM-1 输出B
EQEP1_STROBE	11					I/O	eQEP-1 选通
SCIC_RX	14					I	SCI-C 接收数据
GPIO227	0，4，8，12					I/O	通用输入/输出227。该引脚还具有模拟功能
I2CB_SCL	1					I/OD	I2C-B 开漏双向时钟
EPWM3_A	3	28	24	20	13	O	ePWM-3 输出A
OUTPUTXBAR1	5					O	输出X-BAR 输出1
EPWM2_B	6					O	ePWM-2 输出B
GPIO228	0，4，8，12					I/O	通用输入/输出228。该引脚还具有模拟功能
ADCSOCAO	3					O	外部ADC 的ADC 转换启动 A
CANA_TX	5	10	6	4	2	O	CAN-A 发送
SPIA_SOMI	6					I/O	SPI-A 从器件输出，主器件输入 (SOMI)
EPWM2_B	9					O	ePWM-2 输出B
EQEP1_B	11					I	eQEP-1 输入B
GPIO230	0，4，8，12					I/O	通用输入/输出230。该引脚还具有模拟功能
I2CB_SDA	1					I/OD	I2C-B 开漏双向数据
EPWM3_B	3					O	ePWM-3 输出B
CANA_RX	5	29	25	21	13	I	CAN-A 接收
EPWM2_A	6					O	ePWM-2 输出A
I2CA_SDA	7					I/OD	I2C-A 开漏双向数据
PMBUSA_SCL	9					I/OD	PMBus-A 开漏双向时钟
GPIO242	0，4，8，12					I/O	通用输入/输出242。该引脚还具有模拟功能
OUTPUTXBAR2	5					O	输出X-BAR 输出2
SPIA_STE	6	12	8	5	3	I/O	SPI-A 从器件发送使能 (STE)
EPWM4_A	9					O	ePWM-4 输出A
CANA_RX	10					I	CAN-A 接收
EQEP1_INDEX	11					I/O	eQEP-1 索引
测试、JTAG 和复位							
TCK		45	36	28	16	I	JTAG 测试时钟引脚，带有内部上拉电阻。

信号名称	多路复用器位置	LQFP80	LQFP64	QFP48	QFN32	引脚类型	说明
TMS		47	38	30	18	I/O	JTAG 测试模式选择引脚，带有内部上拉电阻的。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。该器件没有 TRSTn 引脚。在电路板上应放置一个外部上拉电阻（推荐2.2kΩ），以将 TMS 引脚连接至 VDDIO，保障在正常运行期间将 JTAG 保持在复位状态。
XRSn		5	3	3	1	I/OD	器件复位（输入）和看门狗复位（输出）。在上电条件下，此引脚由器件驱动为低电平。外部电路也可能会驱动此引脚以使器件复位生效。发生看门狗复位时，此引脚也由 MCU 驱动为低电平。在看门狗复位期间，XRSn 引脚在 512 个 OSCCLK 周期内的被看门狗复位驱动为低电平。XRSn 和VDDIO 之间应放置一个2.2kΩ至10kΩ 的电阻。如果在 XRSn 和VSS之间放置一个电容器进行噪声滤除，则该电容器的容值应为 100nF 或更小。当看门狗复位生效时，这些值允许看门狗在 512 个OSCCLK 周期内正确地将 XRSn 引脚驱动至 VOL。该引脚是具有内部上拉电阻的开漏输出。如果此引脚由外部器件驱动，则应使用开漏器件进行驱动。
电源和接地							
VDD		8、53、71	4、44、59	36、45	24		1.1V 数字逻辑电源引脚。有关用法的详细信息，请参阅“电源管理模块 (PMM)”一节。
VDDA		26	22	18	11		3.3V 模拟电源引脚。在每个引脚上放置一个最小值为 2.2µF 的去耦电容器。在 32 QFN 封装上，VREFHI 在内部连接至 VDDA。
VDDIO		7、52、72	43、60	35、46	23		3.3V 数字I/O 电源引脚。有关用法的详细信息，请参阅“电源管理模块 (PMM)”一节。
VREGENZ		56	46	37	25	I	具有内部下拉电阻的内部稳压器使能。将低电平连接到 VSS 以启用内部 VREG。将高电平连接到 VDDIO 以使用外部电源。
VSS		9、30、55、70	5、26、45、58	**PAD**	**PAD**		数字接地。对于 QFN 封装，必须将位于封装底部的接地焊盘焊接到 PCB 的接地平面。
VSSA		25	21	17	10		模拟接地

4.3 信号说明

4.3.1 模拟信号

表4-2 模拟信号

信号名称	引脚类型	说明	LQFP 80	LQFP 64	QFP48	QFN32
A0	I	ADC-A 输入0	19	15	11	7
A1	I	ADC-A 输入1	18	14	10	7
A2	I	ADC-A 输入2	13	9	6	4
A3	I	ADC-A 输入3	12	8	5	3
A4	I	ADC-A 输入4	27	23	19	12
A5	I	ADC-A 输入5	17	13	9	6
A6	I	ADC-A 输入6	10	6	4	2
A7	I	ADC-A 输入7	23	19	15	8
A8	I	ADC-A 输入8	24	20	16	9
A9	I	ADC-A 输入9	28	24	20	13
A10	I	ADC-A 输入10	29	25	21	13
A11	I	ADC-A 输入11	16	12	8	6
A12	I	ADC-A 输入12	22	18	14	8
A14	I	ADC-A 输入14	15	11	7	5
A15	I	ADC-A 输入15	14	10	7	5
A16	I	ADC-A 输入16	4	2	2	32
A17	I	ADC-A 输入17	33	27	22	
A18	I	ADC-A 输入18	34	28		
A19	I	ADC-A 输入19	35	29	23	
A20	I	ADC-A 输入20	36	30	24	
AIO225	I	用于数字输入 225 的模拟引脚	27	23	19	12
AIO231	I	用于数字输入 231 的模拟引脚	19	15	11	7
AIO232	I	用于数字输入 232 的模拟引脚	18	14	10	7
AIO233	I	用于数字输入 233 的模拟引脚	14	10	7	5
AIO237	I	用于数字输入 237 的模拟引脚	16	12	8	6
AIO238	I	用于数字输入 238 的模拟引脚	22	18	14	8
AIO239	I	用于数字输入 239 的模拟引脚	15	11	7	5
AIO241	I	用于数字输入 241 的模拟引脚	24	20	16	9
AIO244	I	用于数字输入 244 的模拟引脚	17	13	9	6
AIO245	I	用于数字输入 245 的模拟引脚	23	19	15	8
C0	I	ADC-C 输入0	16	12	8	6
C1	I	ADC-C 输入1	22	18	14	8
C2	I	ADC-C 输入2	17	13	9	6
C3	I	ADC-C 输入3	23	19	15	8
C4	I	ADC-C 输入4	15	11	7	5
C5	I	ADC-C 输入5	12	8	5	3
C6	I	ADC-C 输入6	11	7	4	2
C7	I	ADC-C 输入7	14	10	7	5
C8	I	ADC-C 输入8	28	24	20	13
C9	I	ADC-C 输入9	13	9	6	4

信号名称	引脚类型	说明	LQFP 80	LQFP 64	QFP48	QFN32
C10	I	ADC-C 输入10	29	25	21	13
C11	I	ADC-C 输入11	24	20	16	9
C14	I	ADC-C 输入14	27	23	19	12
C15	I	ADC-C 输入15	19	15	11	7
C16	I	ADC-C 输入16	4	2	2	32
C17	I	ADC-C 输入17	33	27	22	
C18	I	ADC-C 输入18	34	28		
C19	I	ADC-C 输入19	35	29	23	
C20	I	ADC-C 输入20	36	30	24	
CMP1_DACL	I	CMPSS-1 低电平 DAC 输出	19	15	11	7
CMP1_HN0	I	CMPSS-1 高电平比较器负输入 0	14	10	7	5
CMP1_HN1	I	CMPSS-1 高电平比较器负输入 1	16	12	8	6
CMP1_HP0	I	CMPSS-1 高电平比较器正输入 0	13	9	6	4
CMP1_HP1	I	CMPSS-1 高电平比较器正输入 1	16	12	8	6
CMP1_HP2	I	CMPSS-1 高电平比较器正输入 2	10	6	4	2
CMP1_HP3	I	CMPSS-1 高电平比较器正输入 3	14	10	7	5
CMP1_HP4	I	CMPSS-1 高电平比较器正输入 4	18	14	10	7
CMP1_LN0	I	CMPSS-1 低电平比较器负输入 0	14	10	7	5
CMP1_LN1	I	CMPSS-1 低电平比较器负输入 1	16	12	8	6
CMP1_LP0	I	CMPSS-1 低电平比较器正输入 0	13	9	6	4
CMP1_LP1	I	CMPSS-1 低电平比较器正输入 1	16	12	8	6
CMP1_LP2	I	CMPSS-1 低电平比较器正输入 2	10	6	4	2
CMP1_LP3	I	CMPSS-1 低电平比较器正输入 3	14	10	7	5
CMP1_LP4	I	CMPSS-1 低电平比较器正输入 4	18	14	10	7
CMP2_HN0	I	CMPSS-2 高电平比较器负输入 0	29	25	21	13
CMP2_HN1	I	CMPSS-2 高电平比较器负输入 1	22	18	14	8
CMP2_HP0	I	CMPSS-2 高电平比较器正输入 0	27	23	19	12
CMP2_HP1	I	CMPSS-2 高电平比较器正输入 1	22	18	14	8
CMP2_HP2	I	CMPSS-2 高电平比较器正输入 2	28	24	20	13
CMP2_HP3	I	CMPSS-2 高电平比较器正输入 3	29	25	21	13
CMP2_HP4	I	CMPSS-2 高电平比较器正输入 4	24	20	16	9
CMP2_LN0	I	CMPSS-2 低电平比较器负输入 0	29	25	21	13
CMP2_LN1	I	CMPSS-2 低电平比较器负输入 1	22	18	14	8
CMP2_LP0	I	CMPSS-2 低电平比较器正输入 0	27	23	19	12
CMP2_LP1	I	CMPSS-2 低电平比较器正输入 1	22	18	14	8
CMP2_LP2	I	CMPSS-2 低电平比较器正输入 2	28	24	20	13
CMP2_LP3	I	CMPSS-2 低电平比较器正输入 3	29	25	21	13
CMP2_LP4	I	CMPSS-2 低电平比较器正输入 4	24	20	16	9
CMP3_HN0	I	CMPSS-3 高电平比较器负输入 0	12	8	5	3
CMP3_HN1	I	CMPSS-3 高电平比较器负输入 1	17	13	9	6
CMP3_HP0	I	CMPSS-3 高电平比较器正输入 0	11	7	4	2
CMP3_HP1	I	CMPSS-3 高电平比较器正输入 1	17	13	9	6
CMP3_HP2	I	CMPSS-3 高电平比较器正输入 2	19	15	11	7
CMP3_HP3	I	CMPSS-3 高电平比较器正输入 3	12	8	5	3
CMP3_HP4	I	CMPSS-3 高电平比较器正输入 4	15	11	7	5
CMP3_LN0	I	CMPSS-3 低电平比较器负输入 0	12	8	5	3

信号名称	引脚类型	说明	LQFP 80	LQFP 64	QFP48	QFN32
CMP3_LN1	I	CMPSS-3 低电平比较器负输入 1	17	13	9	6
CMP3_LP0	I	CMPSS-3 低电平比较器正输入 0	11	7	4	2
CMP3_LP1	I	CMPSS-3 低电平比较器正输入 1	17	13	9	6
CMP3_LP2	I	CMPSS-3 低电平比较器正输入 2	19	15	11	7
CMP3_LP3	I	CMPSS-3 低电平比较器正输入 3	12	8	5	3
CMP3_LP4	I	CMPSS-3 低电平比较器正输入 4	15	11	7	5
CMP4_HN0	I	CMPSS-4 高电平比较器负输入 0	27	23	19	12
CMP4_HN1	I	CMPSS-4 高电平比较器负输入 1	23	19	15	8
CMP4_HP0	I	CMPSS-4 高电平比较器正输入 0	28	24	20	13
CMP4_HP1	I	CMPSS-4 高电平比较器正输入 1	23	19	15	8
CMP4_HP2	I	CMPSS-4 高电平比较器正输入 2	22	18	14	8
CMP4_HP3	I	CMPSS-4 高电平比较器正输入 3	27	23	19	12
CMP4_HP4	I	CMPSS-4 高电平比较器正输入 4	24	20	16	9
CMP4_LN0	I	CMPSS-4 低电平比较器负输入 0	27	23	19	12
CMP4_LN1	I	CMPSS-4 低电平比较器负输入 1	23	19	15	8
CMP4_LP0	I	CMPSS-4 低电平比较器正输入 0	28	24	20	13
CMP4_LP1	I	CMPSS-4 低电平比较器正输入 1	23	19	15	8
CMP4_LP2	I	CMPSS-4 低电平比较器正输入 2	22	18	14	8
CMP4_LP3	I	CMPSS-4 低电平比较器正输入 3	27	23	19	12
CMP4_LP4	I	CMPSS-4 低电平比较器正输入 4	24	20	16	9
VREFHI	I	ADC基准电压正端。外部基准模式下，从外部驱动这个引脚上的高基准电压。在内部基准模式下，电压由器件驱动到该引脚。在任一模式下，在此引脚上放置至少一个 2.2μF 电容器。此电容器应放置在VREFHI和VREFLO 引脚之间尽可能靠近器件的位置。在 32 QFN 封装上， VREFHI 在内部连接至 VDDA。	20	16	12	
VREFLO	I	ADC基准电压负端	21	17	13	

4.3.2 数字信号

表4-3数字信号

信号名称	引脚类型	说明	GPIO	80 LQFP	64 LQFP	48 QFP	32 QFN
ADCSOCAO	O	外部ADC的ADC转换启动A	8、33、228	10、38、58	6、32、47	4、25	2
ADCSOCBO	O	外部ADC的ADC转换启动B	10、32	49、76	40、63	32	20
CANA_RX	I	CAN-A接收	0、3、5、11、12、18、21、30、33、35、49、230、242	1、12、29、32、34、36、37、38、48、50、60、63、74	8、25、28、30、31、32、39、41、49、52、61	5、21、24、25、31、33、39、42、47	3、13、14、19、21、26、28、30
CANA_TX	O	CAN-A发送	2、4、7、13、17、19、20、31、32、37、48、224、228	2、10、13、31、33、35、40、46、49、51、59、61、68	6、9、27、29、34、37、40、42、48、50、57	4、6、22、23、29、32、34、38、40、43	2、4、17、20、22、29
EPWM1_A	O	ePWM-1输出A	0、4、30、224	1、13、59、63	9、48、52	6、38、42	4、28
EPWM1_B	O	ePWM-1输出B	1、5、31、226	2、11、62、74	7、51、61	4、41、47	2、27、30
EPWM2_A	O	ePWM-2输出A	2、6、7、41、230	29、61、66、68、80	25、50、55、57、64	21、40、43、48	13、29
EPWM2_B	O	ePWM-2输出B	3、7、40、227、228	10、28、60、64、68	6、24、49、53、57	4、20、39、43	2、13、26、29
EPWM3_A	O	ePWM-3输出A	0、4、14、227	28、59、63、79	24、48、52	20、38、42	13、28
EPWM3_B	O	ePWM-3输出B	1、5、15、230	29、62、74、78	25、51、61	21、41、47	13、27、30
EPWM4_A	O	ePWM-4输出A	2、6、22、24、242	12、41、61、67、80	8、35、50、56、64	5、27、40、48	3、15
EPWM4_B	O	ePWM-4输出B	3、7、23、32	49、60、65、68	40、49、54、57	32、39、43	20、26、29
EPWM5_A	O	ePWM-5输出A	8、16、37	39、46、58	33、37、47	26、29	17
EPWM5_B	O	ePWM-5输出B	9、17、35	40、48、75	34、39、62	31	19
EPWM6_A	O	ePWM-6输出A	10、17、18、226	11、40、50、76	7、34、41、63	4、33	2、21
EPWM6_B	O	ePWM-6输出B	11、19	37、51	31、42	34	14、22
EPWM7_A	O	ePWM-7输出A	12、28、41	4、36、66	2、30、55	2、24	32
EPWM7_B	O	ePWM-7输出B	13、29	3、35	1、29	1、23	31
EQEP1_A	I	eQEP-1输入A	6、10、20、25、28、35、40、44、224	4、13、33、42、48、64、69、76、80	2、9、27、39、53、63、64	2、6、22、31、44、48	4、19、32
EQEP1_B	I	eQEP-1输入B	7、11、21、29、37、41、228	3、10、34、37、46、66、68	1、6、28、31、37、55、57	1、4、29、43	2、14、17、29、31

信号名称	引脚类型	说明	GPIO	80 LQFP	64 LQFP	48 QFP	32 QFN
EQEP1_INDEX	I/O	eQEP-1 索引	0、9、13、17、23、31、32、39、43、242	2、12、35、40、49、54、63、65、75	8、29、34、40、52、54、62	5、23、32、42	3、20、28
EQEP1_STROBE	I/O	eQEP-1 选通	1、8、12、16、22、30、42、226	1、11、36、39、57、58、62、67	7、30、33、47、51、56	4、24、26、41	2、27
EQEP2_A	I	eQEP-2 输入 A	11、14、18、24	37、41、50、79	31、35、41	27、33	14、15、21
EQEP2_B	I	eQEP-2 输入 B	15、16、19、25、33	38、39、42、51、78	32、33、42	25、26、34	22
EQEP2_INDEX	I/O	eQEP-2 索引	26、29、39	3、43	1	1	31
EQEP2_STROBE	I/O	eQEP-2 选通	4、27、28	4、44、59	2、48	2、38	32
ERRORSTS	O	错误状态输出。该信号需要一个外部下拉电阻。	24、28、29	3、4、41	1、2、35	1、2、27	15、31、32
ExtR	I	用于内部振荡器的外部电阻。这可用于提高时钟精度。	19	51	42	34	22
GPIO0	I/O	通用输入/输出 0	0	63	52	42	28
GPIO1	I/O	通用输入/输出 1	1	62	51	41	27
GPIO2	I/O	通用输入/输出 2	2	61	50	40	
GPIO3	I/O	通用输入/输出 3	3	60	49	39	26
GPIO4	I/O	通用输入/输出 4	4	59	48	38	
GPIO5	I/O	通用输入/输出 5	5	74	61	47	30
GPIO6	I/O	通用输入/输出 6	6	80	64	48	
GPIO7	I/O	通用输入/输出 7	7	68	57	43	29
GPIO8	I/O	通用输入/输出 8	8	58	47		
GPIO9	I/O	通用输入/输出 9	9	75	62		
GPIO10	I/O	通用输入/输出 10	10	76	63		
GPIO11	I/O	通用输入/输出 11	11	37	31		14
GPIO12	I/O	通用输入/输出 12	12	36	30	24	
GPIO13	I/O	通用输入/输出 13	13	35	29	23	
GPIO14	I/O	通用输入/输出 14	14	79			
GPIO15	I/O	通用输入/输出 15	15	78			
GPIO16	I/O	通用输入/输出 16	16	39	33	26	
GPIO17	I/O	通用输入/输出 17	17	40	34		
GPIO18	I/O	通用输入/输出 18	18	50	41	33	21
GPIO19	I/O	通用输入/输出 19	19	51	42	34	22
GPIO20	I/O	通用输入/输出 20	20	33	27	22	
GPIO21	I/O	通用输入/输出 21	21	34	28		
GPIO22	I/O	通用输入/输出 22	22	67	56		
GPIO23	I/O	通用输入/输出 23	23	65	54		
GPIO24	I/O	通用输入/输出 24	24	41	35	27	15
GPIO25	I/O	通用输入/输出 25	25	42			
GPIO26	I/O	通用输入/输出 26	26	43			
GPIO27	I/O	通用输入/输出 27	27	44			

信号名称	引脚类型	说明	GPIO	80 LQFP	64 LQFP	48 QFP	32 QFN
GPIO28	I/O	通用输入/输出28	28	4	2	2	32
GPIO29	I/O	通用输入/输出29	29	3	1	1	31
GPIO30	I/O	通用输入/输出30	30	1			
GPIO31	I/O	通用输入/输出31	31	2			
GPIO32	I/O	通用输入/输出32	32	49	40	32	20
GPIO33	I/O	通用输入/输出33	33	38	32	25	
GPIO34	I/O	通用输入/输出34	34	77			
GPIO35	I/O	通用输入/输出35	35	48	39	31	19
GPIO37	I/O	通用输入/输出37	37	46	37	29	17
GPIO39	I/O	通用输入/输出39	39				
GPIO40	I/O	通用输入/输出40	40	64	53		
GPIO41	I/O	通用输入/输出41	41	66	55		
GPIO42	I/O	通用输入/输出42	42	57			
GPIO43	I/O	通用输入/输出43	43	54			
GPIO44	I/O	通用输入/输出44	44	69		44	
GPIO45	I/O	通用输入/输出45	45	73			
GPIO46	I/O	通用输入/输出46	46	6			
GPIO48	I/O	通用输入/输出48	48	31			
GPIO49	I/O	通用输入/输出49	49	32			
GPIO224	I/O	通用输入/输出224	224	13	9	6	4
GPIO226	I/O	通用输入/输出226	226	11	7	4	2
GPIO227	I/O	通用输入/输出227	227	28	24	20	13
GPIO228	I/O	通用输入/输出228	228	10	6	4	2
GPIO230	I/O	通用输入/输出230	230	29	25	21	13
GPIO242	I/O	通用输入/输出242	242	12	8	5	3
I2CA_SCL	I/OD	I2C-A 开漏双向时钟	1、4、8、18、20、27、33、37、43	33、38、44、46、50、54、58、59、62	27、32、37、41、47、48、51	22、25、29、33、38、41	17、21、27
I2CA_SDA	I/OD	I2C-A 开漏双向数据	0、5、10、19、21、26、32、35、42、230	29、34、43、48、49、51、57、63、74、76	25、28、39、40、42、52、61、63	21、31、32、34、42、47	13、19、20、22、28、30
I2CB_SCL	I/OD	I2C-B 开漏双向时钟	3、9、15、29、227	3、28、60、75、78	1、24、49、62	1、20、39	13、26、31
I2CB_SDA	I/OD	I2C-B 开漏双向数据	2、14、28、34、230	4、29、61、77、79	2、25、50	2、21、40	13、32
LINA_RX	I	LIN-A 接收	23、29、33、35、42、49、226	3、11、32、38、48、57、65	1、7、32、39、54	1、4、25、31	2、19、31
LINA_TX	O	LIN-A 发送	22、28、32、37、46	4、6、46、49、67	2、37、40、56	2、29、32	17、20、32
MCAN_RX	I	CAN/CAN FD 接收	0、5、12、21、30、39、49	1、32、34、36、63、74	28、30、52、61	24、42、47	28、30
MCAN_TX	O	CAN/CAN FD 发送	1、4、13、20、31、46、48	2、6、31、33、35、59、62	27、29、48、51	22、23、38、41	27

信号名称	引脚类型	说明	GPIO	80 LQFP	64 LQFP	48 QFP	32 QFN
OUTPUTXBAR1	O	输出 X-BAR 输出 1	2、24、34、227	28、41、61、77	24、35、50	20、27、40	13、15
OUTPUTXBAR2	O	输出 X-BAR 输出 2	3、25、37、242	12、42、46、60	8、37、49	5、29、39	3、17、26
OUTPUTXBAR3	O	输出 X-BAR 输出 3	4、5、14、26、48、224	13、31、43、59、74、79	9、48、61	6、38、47	4、30
OUTPUTXBAR4	O	输出 X-BAR 输出 4	6、15、27、33、49	32、38、44、78、80	32、64	25、48	
OUTPUTXBAR5	O	输出 X-BAR 输出 5	7、28、42	4、57、68	2、57	2、43	29、32
OUTPUTXBAR6	O	输出 X-BAR 输出 6	9、29、43	3、54、75	1、62	1	31
OUTPUTXBAR7	O	输出 X-BAR 输出 7	0、11、16、30、44	1、37、39、63、69	31、33、52	26、42、44	14、28
OUTPUTXBAR8	O	输出 X-BAR 输出 8	17、31、45	2、40、73	34		
PMBUSA_ALERT	I/OD	PMBus-A 开漏双向警报信号	13、19、27、37、43、45	35、44、46、51、54、73	29、37、42	23、29、34	17、22
PMBUSA_CTL	I/O	PMBus-A 控制信号 - 从器件输入/主器件输出	12、18、26、35、42、44	36、43、48、50、57、69	30、39、41	24、31、33、44	19、21
PMBUSA_SCL	I/OD	PMBus-A 开漏双向时钟	3、15、16、24、35、41、230	29、39、41、48、60、66、78	25、33、35、39、49、55	21、26、27、31、39	13、15、19、26
PMBUSA_SDA	I/OD	PMBus-A 开漏双向数据	2、14、17、25、32、34、40、44、46、48	6、31、40、42、49、61、64、69、77、79	34、40、50、53	32、40、44	20
SCIA_RX	I	SCI-A 接收数据	0、3、5、9、17、25、28、35、49	4、32、40、42、48、60、63、74、75	2、34、39、49、52、61、62	2、31、39、42、47	19、26、28、30、32
SCIA_TX	O	SCI-A 发送数据	1、2、7、8、16、24、29、37、48	3、31、39、41、46、58、61、62、68	1、33、35、37、47、50、51、57	1、26、27、29、40、41、43	15、17、27、29、31
SCIB_RX	I	SCI-B 接收数据	11、13、15、19、23、41	35、37、51、65、66、78	29、31、42、54、55	23、34	14、22
SCIB_TX	O	SCI-B 发送数据	9、10、12、14、18、22、40	36、50、64、67、75、76、79	30、41、53、56、62、63	24、33	21
SCIC_RX	I	SCI-C 接收数据	21、42、226	11、34、57	7、28	4	2
SCIC_TX	O	SCI-C 发送数据	20、43、224	13、33、54	9、27	6、22	4
SPIA_CLK	I/O	SPI-A 时钟	3、9、12、18、28、32、226	4、11、36、49、50、60、75	2、7、30、40、41、49、62	2、4、24、32、33、39	2、20、21、26、32
SPIA_SIMO	I/O	SPI-A 从器件输入，主器件输出 (SIMO)	2、7、8、11、16、20、24、224	13、33、37、39、41、58、61、68	9、27、31、33、35、47、50、57	6、22、26、27、40、43	4、14、15、29
SPIA_SOMI	I/O	SPI-A 从器件输出，主器件输入 (SOMI)	1、4、10、13、17、21、35、228	10、34、35、40、48、59、62、76	6、28、29、34、39、48、51、63	4、23、31、38、41	2、19、27

信号名称	引脚类型	说明	GPIO	80 LQFP	64 LQFP	48 QFP	32 QFN
SPIA_STE	I/O	SPI-A 从器件发送使能(STE)	0、5、11、19、24、29、37、242	3、12、37、41、46、51、63、74	1、8、31、35、37、42、52、61	1、5、27、29、34、42、47	3、14、15、17、22、28、30、31
SYNCOUT	O	外部 ePWM 同步脉冲	6、39	80	64	48	
TDI	I	JTAG 测试数据输入(TDI) – 器件默认选择此功能，并禁用上拉电阻。如果启用 JTAG TDI，则应启用内部上拉电阻或在电路板上添加外部上拉电阻，以避免输入浮空。	35	48	39	31	19
TDO	O	JTAG 测试数据输出(TDO) -器件默认选择此功能，并禁用上拉电阻。当无JTAG数据传递时，TDO 功能将处于三态，使引脚悬空；内部上拉电阻应该被启用或者在电路板上增加外部上拉电阻以避免 GPIO 输入浮空。	37	46	37	29	17
X1	I/O	晶体振荡器或单端时钟输入。器件初始化程序必须在启用晶体振荡器之前配置该引脚。为了使用此振荡器，必须将一个石英晶体电路连接至X1和X2。此引脚也可用于馈入单端 3.3V 电平时钟。	19	51	42	34	22
X2	I/O	晶体振荡器输出。	18	50	41	33	21
XCLKOUT	O	外部时钟输出。此引脚用作从器件中选择时钟信号分频输出。	16、18	39、50	33、41	26、33	21

4.3.3 电源和接地

表4-4 电源和接地

信号名称	引脚类型	说明	80 LQFP	64 LQFP	48 QFP	32 QFN
VDD		1.1V 数字逻辑电源引脚。有关用法的详细信息，请参阅“电源管理模块(PMM)”一节。	8、53、71	4、44、59	36、45	24
VDDA		3.3V 模拟电源引脚。在每个引脚上放置一个最小值为 2.2µF 的去耦电容器。在 32 QFN 封装上，VREFHI 在内部连接至VDDA。有关用法的详细信息，可查阅“电源管理模块(PMM)”一节。	26	22	18	11
VDDIO		3.3V 数字I/O 电源引脚。有关用法的详细信息，可查阅“电源管理模块(PMM)”一节。	7、52、72	43、60	35、46	23
VREGENZ	I	具有内部下拉电阻的内部稳压器使能。将低电平连接到 VSS 以启用内部 VREG。将高电平连接到 VDDIO 以使用外部电源。	56	46	37	25
VSS		数字接地。对于 QFN 封装，*必须将位于封装底部的接地焊盘焊接到 PCB 的接地平面。*	9、30、55、70	5、26、45、58	PAD	PAD
VSSA		模拟接地	25	21	17	10

4.3.4 测试、JTAG 和复位

表4-5 测试、JTAG 和复位

信号名称	引脚类型	说明	80 LQFP	64 LQFP	48 QFP	32 QFN
TCK	I	带有内部上拉电阻的 JTAG 测试时钟。	45	36	28	16
TMS	I/O	带有内部上拉电阻的 JTAG 测试模式选择 (TMS)。此串行控制输入在TCK上升沿上的 TAP 控制器中计时。该器件没有 TRSTn 引脚。在电路板上应放置一个外部上拉电阻（推荐2.2kΩ）以将TMS引脚连接至VDDIO，从而在正常运行期间将JTAG保持在复位状态。	47	38	30	18
XRSn	I/OD	器件复位（输入）和看门狗复位（输出）。在上电阶段此引脚由器件驱动为低电平。外部电路也可能会驱动此引脚以使器件复位生效。发生看门狗复位时，此引脚由MCU驱动为低电平。在看门狗复位期间，XRSn 引脚在512个OSCCLK 周期的看门狗复位持续时间内被驱动为低电平。XRSn 和 VDDIO 之间应放置一个 2.2kΩ 至 10kΩ 的电阻。如果在 XRSn 和 VSS 之间放置一个电容器进行噪声滤除，则该电容器的容值应为100nF 或更小。当看门狗复位生效时，按照此范围选型电容允许看门狗在 512 个OSCCLK 周期内正确地将 XRSn引脚驱动至VOL。该引脚是具有内部上拉电阻的开漏输出。如果此引脚由外部器件驱动，则应使用开漏器件进行驱动。	5	3	3	1

4.4 引脚复用

4.4.1 GPIO 多路复用引脚

第5.4.1.1节列出了 GPIO 多路复用引脚。

4.4.1.1 GPIO 多路复用引脚

表4-6 GPIO 多路复用引脚

0，4，8，12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO0	EPWM1_A	CANA_RX	OUTPUTXBAR7	SCIA_RX	I2CA_SDA	SPIA_STE		MCAN_RX		EQEP1_INDEX		EPWM3_A	
GPIO1	EPWM1_B			SCIA_TX	I2CA_SCL	SPIA_SOMI	EQEP1_STROBE	MCAN_TX				EPWM3_B	
GPIO2	EPWM2_A			OUTPUTXBAR1	PMBUSA_SDA	SPIA_SIMO	SCIA_TX		I2CB_SDA		CANA_TX	EPWM4_A	
GPIO3	EPWM2_B	OUTPUTXBAR2		OUTPUTXBAR2	PMBUSA_SCL	SPIA_CLK	SCIA_RX		I2CB_SCL		CANA_RX	EPWM4_B	
GPIO4	EPWM3_A	I2CA_SCL	MCAN_TX	OUTPUTXBAR3	CANA_TX		EQEP2_STROBE				SPIA_SOMI	EPWM1_A	
GPIO5	EPWM3_B	I2CA_SDA	OUTPUTXBAR3	MCAN_RX	CANA_RX	SPIA_STE			SCIA_RX			EPWM1_B	
GPIO6	EPWM4_A	OUTPUTXBAR4	SYNCOUT	EQEP1_A								EPWM2_A	
GPIO7	EPWM4_B	EPWM2_A	OUTPUTXBAR5	EQEP1_B		SPIA_SIMO			SCIA_TX		CANA_TX	EPWM2_B	
GPIO8	EPWM5_A		ADCSOCAO	EQEP1_STROBE	SCIA_TX	SPIA_SIMO	I2CA_SCL						
GPIO9	EPWM5_B	SCIB_TX	OUTPUTXBAR6	EQEP1_INDEX	SCIA_RX	SPIA_CLK					I2CB_SCL		
GPIO10	EPWM6_A		ADCSOCBO	EQEP1_A	SCIB_TX	SPIA_SOMI	I2CA_SDA						
GPIO11	EPWM6_B	CANA_RX	OUTPUTXBAR7	EQEP1_B	SCIB_RX	SPIA_STE			EQEP2_A	SPIA_SIMO			
GPIO12	EPWM7_A		MCAN_RX	EQEP1_STROBE	SCIB_TX	PMBUSA_CTL			SPIA_CLK	CANA_RX			
GPIO13	EPWM7_B		MCAN_TX	EQEP1_INDEX	SCIB_RX	PMBUSA_ALERT			SPIA_SOMI	CANA_TX			
GPIO14		SCIB_TX		I2CB_SDA	OUTPUTXBAR3	PMBUSA_SDA		EQEP2_A		EPWM3_A			
GPIO15		SCIB_RX		I2CB_SCL	OUTPUTXBAR4	PMBUSA_SCL		EQEP2_B		EPWM3_B			
GPIO16	SPIA_SIMO		OUTPUTXBAR7	EPWM5_A	SCIA_TX		EQEP1_STROBE	PMBUSA_SCL	XCLKOUT	EQEP2_B			
GPIO17	SPIA_SOMI		OUTPUTXBAR8	EPWM5_B	SCIA_RX		EQEP1_INDEX	PMBUSA_SDA	CANA_TX		EPWM6_A		
GPIO18	SPIA_CLK	SCIB_TX	CANA_RX	EPWM6_A	I2CA_SCL		EQEP2_A	PMBUSA_CTL	XCLKOUT				X2
GPIO19	SPIA_STE	SCIB_RX	CANA_TX	EPWM6_B	I2CA_SDA		EQEP2_B	PMBUSA_ALERT					X1
GPIO20	EQEP1_A		CANA_TX		SPIA_SIMO		MCAN_TX		I2CA_SCL			SCIC_TX	
GPIO21	EQEP1_B		CANA_RX		SPIA_SOMI		MCAN_RX		I2CA_SDA			SCIC_RX	
GPIO22	EQEP1_STROBE		SCIB_TX				LINA_TX				EPWM4_A		
GPIO23	EQEP1_INDEX		SCIB_RX				LINA_RX				EPWM4_B		
GPIO24	OUTPUTXBAR1	EQEP2_A	SPIA_STE	EPWM4_A	SPIA_SIMO			PMBUSA_SCL	SCIA_TX	ERRORSTS			
GPIO25	OUTPUTXBAR2	EQEP2_B		EQEP1_A				PMBUSA_SDA	SCIA_RX				
GPIO26	OUTPUTXBAR3	EQEP2_INDEX		OUTPUTXBAR3				PMBUSA_CTL	I2CA_SDA				
GPIO27	OUTPUTXBAR4	EQEP2_STROBE		OUTPUTXBAR4				PMBUSA_ALERT	I2CA_SCL				
GPIO28	SCIA_RX		EPWM7_A	OUTPUTXBAR5	EQEP1_A		EQEP2_STROBE	LINA_TX	SPIA_CLK	ERRORSTS	I2CB_SDA		
GPIO29	SCIA_TX		EPWM7_B	OUTPUTXBAR6	EQEP1_B		EQEP2_INDEX	LINA_RX	SPIA_STE	ERRORSTS	I2CB_SCL		
GPIO30	CANA_RX			OUTPUTXBAR7	EQEP1_STROBE			MCAN_RX	EPWM1_A				
GPIO31	CANA_TX			OUTPUTXBAR8	EQEP1_INDEX			MCAN_TX	EPWM1_B				
GPIO32	I2CA_SDA	EQEP1_INDEX	SPIA_CLK	EPWM4_B	LINA_TX			CANA_TX	PMBUSA_SDA	ADCSOCBO			
GPIO33	I2CA_SCL			OUTPUTXBAR4	LINA_RX			CANA_RX	EQEP2_B	ADCSOCAO			
GPIO34	OUTPUTXBAR1				PMBUSA_SDA						I2CB_SDA		
GPIO35	SCIA_RX	SPIA_SOMI	I2CA_SDA	CANA_RX	PMBUSA_SCL	LINA_RX	EQEP1_A	PMBUSA_CTL	EPWM5_B			TDI	
GPIO37	OUTPUTXBAR2	SPIA_STE	I2CA_SCL	SCIA_TX	CANA_TX	LINA_TX	EQEP1_B	PMBUSA_ALERT	EPWM5_A			TDO	
GPIO39					MCAN_RX		EQEP2_INDEX			SYNCOUT	EQEP1_INDEX		

0，4，8，12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO40				EPWM2_B	PMBUSA_SDA		SCIB_TX	EQEP1_A					
GPIO41	EPWM7_A			EPWM2_A	PMBUSA_SCL		SCIB_RX	EQEP1_B					
GPIO42		LINA_RX	OUTPUTXBAR5	PMBUSA_CTL	I2CA_SDA	SCIC_RX		EQEP1_STROBE					
GPIO43			OUTPUTXBAR6	PMBUSA_ALERT	I2CA_SCL	SCIC_TX	PMBUSA_ALERT	EQEP1_INDEX					
GPIO44			OUTPUTXBAR7	EQEP1_A	PMBUSA_SDA		PMBUSA_CTL						
GPIO45			OUTPUTXBAR8				PMBUSA_ALERT						
GPIO46			LINA_TX	MCAN_TX			PMBUSA_SDA						
GPIO48	OUTPUTXBAR3		CANA_TX	MCAN_TX	SCIA_TX		PMBUSA_SDA						
GPIO49	OUTPUTXBAR4		CANA_RX	MCAN_RX	SCIA_RX		LINA_RX						
GPIO224				OUTPUTXBAR3	SPIA_SIMO		EPWM1_A	CANA_TX	EQEP1_A		SCIC_TX		
GPIO226			LINA_RX	EPWM6_A	SPIA_CLK		EPWM1_B		EQEP1_STROBE		SCIC_RX		
GPIO227	I2CB_SCL		EPWM3_A	OUTPUTXBAR1	EPWM2_B								
GPIO228			ADCSOCAO	CANA_TX	SPIA_SOMI		EPWM2_B		EQEP1_B				
GPIO230	I2CB_SDA		EPWM3_B	CANA_RX	EPWM2_A	I2CA_SDA	PMBUSA_SCL						
GPIO242				OUTPUTXBAR2	SPIA_STE		EPWM4_A	CANA_RX	EQEP1_INDEX				
AIO225													
AIO231													
AIO232													
AIO233													
AIO237													
AIO238													
AIO239													
AIO241													
AIO244													
AIO245													

4.4.2 DC 引脚上的数字输入 (AIO)

端口H上的GPIO与模拟通道复用，也称为AIO。这些引脚只能在输入模式下工作。默认情况下，这些引脚将用作模拟引脚，并且GPIO处于高阻抗状态。GPHAMSEL寄存器用于配置这些引脚的数字或模拟功能。

备注

如果将具有快速边沿切换（高dv/dt）的数字信号连接到 AIO，则相邻的模拟信号可能会发生串扰。因此，如果相邻通道用于模拟功能，用户应限制连接到AIO的信号的边沿速率。

4.4.3 ADC 引脚上的数字输入和输出 (AGPIO)

一些GPIO与模拟引脚复用，并具有完整的数字输入和输出功能。也称为AGPIO。与AIO 不同，AGPIO具有完整的输入和输出能力。

默认情况下，AGPIO未连接，必须进行配置。表 5-7显示了如何配置AGPIO。当需要启用模拟功能，应设置模拟子系统中的AGPIOCTRLx寄存器。当需要启用数字功能，应设置通用输入/输出 (GPIO)一章中的寄存器GPxAMSEL。

表4-7 AGPIO 配置

AGPIOCTRLx.GPIOy（默认值= 0）	GPxAMSEL.GPIOy（默认值= 1）	引脚连接到：	
		ADC	GPIOy
0	0	-	是
0	**1**	- (1)	- (1)
1	0	-	是
1	1	是	-

(1) 默认情况下，没有信号连接到 AGPIO 引脚。必须选择表中的其它行实现对应的引脚功能。

备注

如果将具有尖锐边缘（高 dv/dt）的数字信号连接到AGPIO，则相邻的模拟信号可能会发生串扰。因此，如果相邻通道用于模拟功能，用户必须限制连接到AGPIO信号的边沿速率。

4.4.4 GPIO 输入 X-BAR

输入 X-BAR 用于将信号从 GPIO 路由到许多不同的 IP 块，例如 ADC、eCAP、ePWM 和外部中断（请参阅图 5-5）。表 5-8 列出了输入 X-BAR 目标。有关配置输入 X-BAR 的详细信息，请参阅《AVP32F00157技术参考手册 》的“交叉开关 （X-BAR）” 一章。




图4-5 输入X-BAR

表4-8 输入X-BAR 目标连接

输入	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
ECAP	是	是	是	是	是	是	是	是	是	是	是	是	是	是	是	是
EPWM X-BAR	是	是	是	是	是	是	是	是	是	是	是	是	是	是		
输出X-BAR	是	是	是	是	是	是										
CPU XINT				XINT1	XINT2	XINT3							XINT4	XINT5		
EPWM 跳闸	TZ1、TRIP1	TZ2、TRIP2	TZ3、TRIP3			TRIP6										
ADC 转换启动					ADCEXTSOC											
EPWM/ECAP同步					EXTSYNCIN1	EXTSYNCIN2										
DCCx											CLK 1	CLK 1			CLK1	CLK0
EPG													EPG1IN1	EPG1IN2	EPG1IN3	EPG1IN4

4.4.5 GPIO 输出 X-BAR 和 ePWM X-BAR

输出X-BAR上集成8个输出，可通过GPIO多路复用器选择连接到OUTPUTXBARx。ePWM X-BAR集成8个输出与ePWM 的TRIPx 输入连接。输出 X-BAR 和ePWM X-BAR 的信号源如图5-6 所示。




图4-6输出X-BAR 和ePWM X-BAR 信号源

4.5 带有内部上拉和下拉的引脚

器件上的某些引脚具有内部上拉或下拉。表 5-9 列出了拉动方向及其活动时间。默认情况下，GPIO 引脚的上拉被禁用，可以通过软件启用。为了避免任何悬空的未键合输入，引导 ROM 将在特定封装中对未键合的 GPIO 引脚启用内部上拉。表 5-9 中提到的带有上拉和下拉的其他引脚始终处于打开状态且无法被禁用。

表4-9 带有内部上拉和下拉的引脚

引脚	复位(XRSn = 0)	器件引导	应用程序
GPIOx	禁用上拉	禁用上拉(1)	由应用定义
GPIO35/TDI	禁用上拉		由应用定义
GPIO37/TDO	禁用上拉		由应用定义
TCK	上拉有效		
TMS	上拉有效		
XRSn	上拉有效		
其他引脚（包括AIO）	无上拉或下拉		

(1) 给定封装中未绑定的引脚将具有由引导 ROM 启用内部上拉。

4.6 未使用引脚的连接

当器件应用存在不需要使用全部功能时，表 5-10列出了对相关未使用引脚的处理建议。表 5-10 中列出了多个处理选项时，任一选项均可采纳。表 5-10 中未列出的引脚需按照第5节所述进行连接。

表4-10 未使用引脚的连接

信号名称	建议的处置方式
模拟	
VREFHI	连接至 VDDA（仅在应用中未使用ADC时适用）
VREFLO	绑定到 VSSA
模拟输入引脚	• 无连接 • 绑定到 VSSA • 通过电阻器连接到 VSSA
模拟输入引脚（与GPIO 共用）	• 无连接 • 通过电阻器连接到 VSSA
数字	
GPIOx	• 无连接（启用内部上拉的输入模式） • 无连接（禁用内部上拉的输出模式） • 上拉或下拉电阻器（任意阻值，输入模式，禁用内部上拉）
GPIO35/TDI	选择TDI 多路复用器选项（默认）时，GPIO 处于输入模式。 • 启用内部上拉电阻 • 外部上拉电阻
GPIO37/TDO	当 TDO 复用选项被选中时（默认），GPIO 只在 JTAG 活动期间处于输出模式；否则，它处于三态条件。必须对该引脚进行偏置，以避免在输入缓冲器上产生额外电流。 • 启用内部上拉电阻 • 外部上拉电阻
TCK	• 无连接

信号名称	建议的处置方式
	• 上拉电阻器
TMS	• 上拉电阻器
GPIO19/X1	关闭XTAL 并且： • 输入模式，启用内部上拉电阻 • 输入模式，使用外部上拉或下拉电阻 • 输出模式，禁用内部上拉电阻
GPIO18/X2	关闭XTAL 并且： • 输入模式，启用内部上拉电阻 • 输入模式，使用外部上拉或下拉电阻 • 输出模式，禁用内部上拉电阻
电源和接地	
VDD	所有VDD 引脚必须按照节5.3 所述进行连接。不应使用引脚来偏置任何外部电路。
VDDA	如果未使用专用模拟电源，则连接到VDDIO。
VDDIO	所有VDDIO 引脚必须按照节5.3 所述进行连接。
VSS	所有VSS 引脚必须连接到电路板接地。
VSSA	如果未使用模拟接地，则连接到VSS。

5 规格

5.1 绝对最大额

在建议运行条件下测得（除非另有说明）(1) (2)

		最小值	最大值	单位
电源电压	VDD 以VSS 为基准	-0.3	1.5	V
	VDDIO 以VSS 为基准	-0.3	4.6	
	VDDA 以VSSA 为基准	-0.3	4.6	
输入电压	V_{IN} (3.3V)	-0.3	4.6	V
输出电压	V_O	-0.3	4.6	V
输入钳位电流	数字/模拟输入（每引脚），I_{IK}（V_{IN} < VSS/VSSA 或V_{IN} > VDDIO/VDDA）(4)	-20	20	mA
	所有输入的总计，$I_{IKTOTAL}$（V_{IN} < VSS/VSSA 或V_{IN} > VDDIO/VDDA）	-20	20	
输出电流	数字输出（每引脚），I_{OUT}	-20	20	mA
工作结温	T_J	-40	155	℃
贮存温度(3)	Tstg	–65	150	℃

(1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。

(2) 除非另有说明，否则所有电压值均以VSS为参考。

(3) 长期高温贮存或在最大温度条件下超期使用可能会导致器件总体使用寿命缩短。

(4) 每个引脚的连续钳位电流为 ±2mA。请勿在此条件下连续工作，因为 V_{DDIO}/V_{DDA} 电压可能会在内部上升并影响其它性能参数。

5.2 ESD 等级 – 工业级器件

			值	单位
AVP32F00157QP80S				
$V_{(ESD)}$ 静电放电 (ESD)	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准	所有引脚	±2000	V
	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准	所有引脚	±500	
		LQFP80封装上的转角引脚：1、20、21、40、41、60、61、80	±750	
AVP32F00157QP64S				
$V_{(ESD)}$ 静电放电 (ESD)	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准	所有引脚	±2000	V
	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准	所有引脚	±500	
		LQFP64封装上的转角引脚：1、16、17、32、33、48、49、64	±750	
AVP32F00157QP48S				
$V_{(ESD)}$ 静电放电 (ESD)	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准	所有引脚	±2000	V
	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准	所有引脚	±500	
		QFP48封装上的转角引脚：1、12、13、24、25、36、37、48	±750	

(1) JEDEC规范的JEP155文档指出：500V HBM 可满足在标准 ESD 控制流程下安全生产。
(2) JEDEC规范的JEP157文档指出：250V CDM 可满足在标准 ESD 控制流程下安全生产。

5.3 ESD 等级 – 车规级器件

			值	单位
AVP32F00157QP80Q				
$V_{(ESD)}$ 静电放电 (ESD)	人体放电模型 (HBM)，符合 AEC Q100-002	所有引脚	±2000	V
	充电器件模型 (CDM)，符合 AEC Q100-011	所有引脚	±500	
		LQFP80封装上的转角引脚：1、20、21、40、41、60、61、80	±750	
AVP32F00157QP64Q				
$V_{(ESD)}$ 静电放电 (ESD)	人体放电模型 (HBM)，符合 AEC Q100-002	所有引脚	±2000	V
	充电器件模型 (CDM)，符合 AEC Q100-011	所有引脚	±500	
		LQFP64封装上的转角引脚：1、16、17、32、33、48、49、64	±750	
AVP32F00157QP48Q				
$V_{(ESD)}$ 静电放电 (ESD)	人体放电模型 (HBM)，符合 AEC Q100-002	所有引脚	±2000	V
	充电器件模型 (CDM)，符合 AEC Q100-011	所有引脚	±500	
		QFP48封装上的转角引脚：1、12、13、24、25、36、37、48	±750	
AVP32F00157QN32Q				
$V_{(ESD)}$ 静电放电 (ESD)	人体放电模型 (HBM)，符合 AEC Q100-002	所有引脚	±2000	V
	充电器件模型 (CDM)，符合 AEC Q100-011	所有引脚	±500	

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

5.4 建议运行条件

		最小值	额定值	最大值	单位
器件电源电压，VDDIO和 VDDA	启用内部 BOR(3)	$V_{BOR-VDDIO}(MAX) + V_{BOR-VDDIO-GB}$(2)	3.3	3.63	V
	禁用内部 BOR	2.8	3.3	3.63	
器件电源电压，VDD		1.04	1.1	1.25	V
器件接地，VSS			0		V
模拟接地，VSSA			0		V
SRSUPPLY	VDDIO、VDD、VDDA 相对于 VSS 的电源电压斜升速率。(4)				
VIN	数字输入电压	VSS – 0.3		VDDIO + 0.3	V
	模拟输入电压	VSSA – 0.3		VDDA + 0.3	V
结温，T_J (1)		–40		150	°C
自然通风温度，T_A		–40		125	°C

(1) 在T_J = 105°C 以上的温度下长时间运行将缩短器件的使用寿命。

(2) 可查阅*电源管理模块(PMM)* 部分。

(3) 默认情况下会启用内部 BOR。

(4) 可查阅*电源管理模块运行条件表*。

5.5 功耗摘要

本小节中列出的电流值仅代表给定的测试条件下的值，而不是可能的绝对最大值。应用中的实际器件电流将随应用代码和引脚配置的不同而变化。第5.5.1节 和第5.5.2节列出了系统电流消耗值。

5.5.1 系统流耗 - 启用VREG配置内部电源模式

在建议运行条件下测得（除非另有说明）典型值：V_{nom}，显示的温度为T_J

参数		测试条件		最小值	典型值	最大值	单位
工作模式							
I_{DDIO}	运行期间的 V_{DDIO}流耗	参照典型重负载应用中电流的评估值。实际电流因系统活动、I/O 电气负载和开关频率而异。这包括启用内部Vreg时的内核电源电流。 — CPU从RAM运行 — 闪存上电 — X1/X2 晶振上电 — PLL锁相环启用，系统时钟配置最大器件频率 — 模拟模块上电 — 输出静态，无直流负载 — 输入静态，高电平或低电平	30°C		52		mA
			85°C			59.3	mA
			125°C			71.22	mA
			143°C (3)				mA
			155°C (4) (5)				mA
I_{DDA}	运行期间的 V_{DDA}流耗		30°C		1.6		mA
			85°C			2	mA
			125°C			2.5	mA
			143°C (3)				mA
			155°C (4) (5)				mA

参数		测试条件		最小值	典型值	最大值	单位
空闲模式							
I_{DDIO}	器件处于空闲模式时，V_{DDIO}流耗	— CPU 处于空闲模式 — 闪存下电 — PLL 锁相环启用，系统时钟配置最大器件频率，CPUCLK 门控	30℃		19.3		mA
			85℃			24	mA
			125℃			37.22	mA
			134℃ (3)				mA
			155℃ (4)				mA
I_{DDA}	器件处于空闲模式时的 V_{DDA} 电流消耗	— X1/X2 晶振上电 — 模拟模块下电 — 输出静态，无直流负载 — 输入静态，高电平或低电平	30℃		0.01		mA
			85℃			0.1	mA
			125℃			0.1	mA
			134℃ (3)				mA
			155℃ (4)				mA
待机模式（PLL 启用）							
I_{DDIO}	器件处于待机模式时的 V_{DDIO}流耗	— CPU 处于待机模式 — 闪存下电 — PLL锁相环启用，SYSCLK和CPUCLK选通	30℃		7.6		mA
			85℃			11.8	mA
			125℃			23.82	mA
			131℃ (3)				mA
			154℃ (4)				mA
I_{DDA}	器件处于待机模式时的 V_{DDA} 流耗	— X1/X2晶振下电 — 模拟模块下电 — 输出静态，无直流负载 — 输入静态，高电平或低电平	30℃		0.01		mA
			85℃			0.1	mA
			125℃			0.1	mA
			131℃ (3)				mA
			154℃ (4)				mA
待机模式（PLL 禁用）							
I_{DDIO}	器件处于待机模式时 V_{DDIO} 流耗	— CPU 处于待机模式 — 闪存下电 — PLL锁相环禁用，SYSCLK和CPUCLK门控	30℃		5.8		mA
			85℃			10	mA
			125℃			22.92	mA
			131℃ (3)				mA
			154℃ (4)				mA
I_{DDA}	器件处于待机模式时 V_{DDA}流耗	— X1/X2晶振下电 — 模拟模块下电 — 输出静态，无直流负载 — 输入静态，高电平或低电平	30℃		0.01		mA
			85℃			0.1	mA
			125℃			0.1	mA
			131℃ (3)				mA
			154℃ (4)				mA
停机模式							
I_{DDIO}	器件处于停机模式时的 V_{DDIO}流耗	— CPU 处于停机模式 — 闪存下电 — PLL锁相环禁用，SYSCLK和CPUCLK门控	30℃		5.3		mA
			85℃			9.5	mA
			125℃			22.52	mA
			131℃ (3)				mA
			154℃ (4)				mA
I_{DDA}	器件处于停机模式时的 V_{DDA} 流耗	— X1/X2晶振下电 — 模拟模块下电 — 输出静态，无直流负载 — 输入静态，高电平或低电平	30℃		0.01		mA
			85℃			0.1	mA
			125℃			0.1	mA

参数		测试条件		最小值	典型值	最大值	单位
			131°C (3)				mA
			154°C (4)				mA
闪存擦除/编程							
I_{DDIO}	擦除/编程周期期间的 V_{DDIO} 流耗	— CPU从RAM运行 — 闪存执行连续擦除编程操作 — PLL锁相环启用，系统时钟配置最大器件频率 — 外设模块时钟关闭 — X1/X2晶振上电 — 模拟模块下电 — 输出静态，无直流负载 — 输入静态，高电平或低电平			65 (6)	90 (6)	mA
I_{DDA}	擦除/编程周期期间的 V_{DDA} 流耗				0.1	2.6	mA
复位模式							
I_{DDIO}	复位状态时 V_{DDIO} 流耗 (2)		30°C		7		mA
			85°C		10.7		mA
			125°C		17		mA
			129°C (3)				mA
			153°C (4)				mA
I_{DDA}	复位状态时 VDDA流耗 (2)		30°C		0.01		mA
			85°C		0.01		mA
			125°C		0.01		mA
			129°C (3)				mA
			153°C (4)				mA

(1) 闪存编程期间的欠压事件可能会损坏闪存数据并永久锁定器件。使用备用电源（例如USB 编程器）的编程环境必须能够为器件和其他系统组件提供额定电流，并留有足够的裕度以避免电源欠压情况。

(2) 这是复位生效（即XRSn 为低电平）时的流耗。

(3) 显示的温度是 T_J，它是在给定电流下 T_A 为125°C（AEC-Q100 1 级）时发生的。T_J 上升到 T_A 以上是由于电流消耗引起器件自发热而导致的。此 T_J 适用于所有封装。请参阅每个封装的*热阻特性*部分，以了解用于计算因电流消耗而产生的自发热的值。

(4) 显示的温度是 T_J，它是在给定电流下 T_A 为150°C（AEC-Q100 0 级）时发生的[待验证]。T_J 上升到 T_A 以上是由于电流消耗引起器件自发热而导致的。此 T_J 适用于 LQFP48 封装。请参阅每个封装的*热阻特性*部分，以了解用于计算因电流消耗而产生的自发热的值。

(5) 器件SYSCLK 频率降至 60MHz，以避免超过器件的 T_J 最大值规格。有关更多详细信息，请参阅 *AEC-Q100 0 级*[待验证]*热设计注意事项*部分。

(6) 连续擦除/编程脉冲将超过 T_J 最大值，必须避免。编程和擦除单个扇区不会导致热上升超过 T_J 最大值，并且可以在所有温度下进行。提供的电流为峰值擦除/编程脉冲电流。使用 AEC-Q100 0 级温度范围时，器件功耗不得超过大概 169mW（连续）。否则，将超出 T_J 最大值规格。为避免超过 T_J 最大值，可以通过增加擦除/编程闪存脉冲之间的时间来减少消耗的平均闪存电流。这样，通过在擦除/编程脉冲期间发生的任何温度上升后，给予器件时间来冷却至环境温度，可以减少器件的总体自发热。

5.5.2 系统流耗 - 禁用VREG配置外部电源模式

在建议运行条件下测得（除非另有说明）典型值：V_{nom}，显示的温度为 T_J

参数		测试条件		最小值	典型值	最大值	单位
工作模式							
I_{DD}	运行期间的 V_{DD} 流耗	参照典型重负载应用中电流的评估值。实际电流会因系统活动、I/O 电气负载和开关频率而异。	30°C		50		mA
			85°C			58.8	mA
			125°C			72.82	mA
			134°C (3)			74.9	mA

参数		测试条件		最小值	典型值	最大值	单位
		— CPU 从 RAM 运行	155°C (4)			77.48	mA
I_{DDIO}	运行期间的 V_{DDIO}流耗	— 闪存上电 — X1/X2 晶振上电 — PLL 启用，系统时钟配置最高器件频率 — 模拟模块上电 — 输出维持静态，无直流负载 — 输入维持静态，高电平或低电平	30°C		9.75		mA
			85°C			8.14	mA
			125°C			8.12	mA
			134°C (3)			8.2	mA
			155°C (4)			8.34	mA
I_{DDA}	运行期间的 V_{DDA}流耗		30°C		1.6		mA
			85°C			2	mA
			125°C			2.3	mA
			134°C (3)			2.4	mA
			155°C (4)			2.5	mA
空闲模式							
I_{DD}	器件处于空闲模式时V_{DD}流耗	— CPU 处于空闲模式 — 闪存下电 — PLL 启用，系统时钟配置最高器件频率，CPUCLK 门控 — X1/X2 晶振上电 — 模拟模块下电 — 输出维持静态，无直流负载 — 输入维持静态，高电平或低电平	30°C		16.6		mA
			85°C			28.1	mA
			125°C			41.02	mA
			130°C			42.0	mA
			153°C			43.8	mA
I_{DDIO}	器件处于空闲模式时 V_{DDIO} 流耗		30°C		4		mA
			85°C			4	mA
			125°C			4.5	mA
			130°C (3)			4.6	mA
			153°C (4)			5	mA
I_{DDA}	器件处于空闲模式时 V_{DDA} 流耗		30°C		0.01		mA
			85°C			0.1	mA
			125°C			0.1	mA
			130°C (3)			0.1	mA
			153°C (4)			0.1	mA
待机模式（PLL 启用）							
I_{DD}	器件处于待机模式时 V_{DD} 流耗	— CPU 处于待机模式 — 闪存下电 — PLL启用，SYSCLK和CPUCLK门控 — X1/X2 晶振下电 — 模拟模块下电 — 输出维持静态，无直流负载 — 输入维持静态，高电平或低电平	30°C		3.9		mA
			85°C			11.2	mA
			125°C			28.02	mA
			129°C (3)			29.0	mA
			152°C (4)			30.9	mA
I_{DDIO}	器件处于待机模式时 V_{DDIO} 流耗		30°C		6.8		mA
			85°C			5.11	mA
			125°C			5	mA
			129°C (3)			5	mA
			152°C (4)			5.06	mA
I_{DDA}	器件处于待机模式时 V_{DDA} 流耗		30°C		0.01		mA
			85°C			0.1	mA
			125°C			0.1	mA
			129°C (3)			0.1	mA
			152°C (4)			0.1	mA
待机模式（PLL 禁用）							
I_{DD}	器件处于待机模式时 V_{DD}流耗	— CPU 处于待机模式 — 闪存下电 — PLL禁用，SYSCLK和CPUCLK门控	30°C		2.8		mA
			85°C			10	mA
			125°C			26.82	mA
			129°C (3)			27.7	mA

参数		测试条件		最小值	典型值	最大值	单位
		— X1/X2 晶振下电 — 模拟模块下电 — 输出维持静态，无直流负载 — 输入维持静态，高电平或低电平	152°C (4)			29.64	mA
I_{DDIO}	器件处于待机模式时 V_{DDIO} 流耗		30°C		6.25		mA
			85°C			4.36	mA
			125°C			4.22	mA
			129°C (3)			4.23	mA
			152°C (4)			4.27	mA
I_{DDA}	器件处于待机模式时 V_{DDA} 流耗		30°C		0.01		mA
			85°C			0.1	mA
			125°C			0.1	mA
			129°C (3)			0.1	mA
			152°C (4)			0.1	mA
停机模式							
I_{DD}	器件处于停机模式时V_{DD}流耗	— CPU 处于停机模式 — 闪存下电 — PLL禁用，SYSCLK和CPUCLK门控 — X1/X2 晶振下电 — 模拟模块下电 — 输出维持静态，无直流负载 — 输入维持静态，高电平或低电平	30°C		2.3		mA
			85°C			9.6	mA
			129°C (3)			26.32	mA
			152°C (4)			27.2	mA
			152°C			29.14	mA
I_{DDIO}	器件处于停机模式时V_{DDIO}流耗		30°C		6.20		mA
			85°C			4.36	mA
			125°C			4.23	mA
			129°C (3)			4.24	mA
			152°C (4)			4.27	mA
I_{DDA}	器件处于停机模式时V_{DDA}流耗		30°C		0.01		mA
			85°C			0.1	mA
			125°C			0.1	mA
			129°C (3)			0.1	mA
			152°C (4)			0.1	mA
闪存擦除/编程							
I_{DD}	擦除/编程周期期间V_{DD}流耗 (1)	— CPU从RAM运行 — 闪存进行连续编程/擦除操作 — PLL启用，系统时钟配置最高器件频率。 — 关闭外设时钟。 — X1/X2 晶体上电 — 模拟器件下电 — 输出维持静态，无直流负载 — 输入维持静态，高电平或低电平			58	70	mA
I_{DDIO}	擦除/编程周期期间V_{DDIO}流耗 (1)				11	20	mA
I_{DDA}	擦除/编程周期期间V_{DDA}流耗				0.1	2.5	mA
复位模式							
I_{DD}	复位处于活动状态时V_{DD}流耗 (2)	-	30°C		2.2		mA
			85°C			4.2	mA
			125°C			8.7	mA
			127°C (3)			9	mA
			152°C (4)			14	mA
I_{DDIO}	复位处于活动状态时V_{DDIO}流耗 (2)		30°C		5		mA
			85°C			5	mA
			125°C			5	mA
			127°C (3)			5	mA

参数		测试条件		最小值	典型值	最大值	单位
			152°C (4)			5	mA
I_{DDA}	复位处于活动状态时V_{DDA}流耗 (2)		30°C		0.01		mA
			85°C			0.01	mA
			125°C			0.01	mA
			127°C (3)			0.01	mA
			152°C (4)			0.01	mA

(1) 闪存编程期间的欠压事件可能会损坏闪存数据并永久锁定器件。使用备用电源（例如 USB 编程器）的编程环境必须能够为器件和其他系统组件提供额定电流，并留有足够的裕度以避免电源欠压情况。

(2) 这是复位生效（即 XRSn 为低电平）时的流耗。

(3) 显示的温度是 T_J，是在给定电流下 TA 为 125°C（AEC-Q100 1 级）时测得的。T_J 上升到 T_A 以上是由于电流消耗引起器件自发热而导致的。此 T_J 适用于所有封装。请参阅每个封装的热阻特性 部分，以了解用于计算因电流消耗而产生的自发热的值。

(4) 显示的温度是 T_J，是在给定电流下 T_A 为 150°C（AEC-Q100 0 级）【待验证中】时测得的。T_J 上升到 T_A 以上是由于电流消耗引起器件自发热而导致的。此 T_J 适用于 QFP48 封装。请参阅每个封装的热阻特性 部分，以了解用于计算因电流消耗而产生的自发热的值。

5.5.3 工作模式测试说明

5.5.1章节、5.5.2章节和5.5.5.1章节列出了器件工作模式下的流耗值。工作模式为应用可能需要评估的流耗提供参考。这些测量的测试条件包含以下配置：

- 从RAM 执行代码。
- 闪存被访问，并保持激活状态。
- I/O 引脚不驱动任何外部元件负载。
- 所有外设时钟均使能。
- CPU 处于工作状态，并执行代码。
- 所有模拟外设均完成上电。ADC 和DAC定期转换。

5.5.4 流耗图

下文中一组图显示了器件频率、温度、供电与流耗之间关系。实际应用结果因系统实现具体情况和条件的差异会有所不同。

图 6-1 显示了整个频率范围内的典型工作电流分布。图 6-2 显示了内部电源在不同温度和工作模式下的典型工作电流曲线，数据基于*系统电流消耗 - 启用VREG - 内部电源*表（30°C 数据在标准供电电压下测得，较高温度数据点在最高工作电压下测得）。图 6-3 显示了外部电源在不同温度和工作模式下的典型工作电流曲线，数据基于*系统电流消耗-启用VREG - 外部电源*表（30°C数据在标准供电电压下测得，较高温度数据点在最高工作电压下测得）。

注意
图 6-2 包括 125°C 以上的工作模式电流数据。并非图中所示的全部电流和温度组合都是可能的。为了尽可能降低器件损坏风险，必须将工作电流限制在特定水平以下，以避免超过第6.12节中所述的 T_J 最高限值。




图5-1 工作电流与频率间的关系




图5-2 电流与温度间的关系 - 内部电源




图5-3 电流与温度间的关系- 外部电源

5.5.5 降低流耗

AVP32F00157 器件支持一些降低器件流耗的方法：

- 在应用的空闲期间，可以进入低功耗模式：空闲或待机。
- 如果代码从RAM中运行，闪存模块可下电。
- 禁用配置为输出功能引脚上的上拉电阻。
- 每个外设都有一个单独的时钟使能位 (PCLKCRx)。通过关闭应用中未使用的外设时钟，可以减少电流消耗。第6.5.5.1节列出了通过使用 PCLKCRx 寄存器禁用时钟可以实现的电流降低情况。
- 为了在低功耗模式下实现更低的VDDA流耗，应确保每个模拟模块均下电。

5.5.5.1 禁用单个外设对流耗降低的影响

对于具有多个编号的外设，每个外设对应流耗的影响是相同的。

外设	I_{DDIO}电流降低值 (mA)
ADC(1)	0.62
CMPSS_LITE(1)	0.26
CMPSS(1)	0.42
CPU 计时器	0.08
MCAN (CAN FD)	1.24
DCAN	1.32
DCC	0.06
eCAP	0.06
EPG	0.28
ePWM	0.88
HRPWM	0.94
eQEP	0.1
LIN	0.34
SCI	0.18
I2C	0.3
PMBUS	0.24
SPI	0.12

(1) 此数值代表了每个模块的数字部分汲取的电流。

5.6 电气特性

在建议运行条件下测得（除非另有说明）

参数			测试条件	最小值	典型值	最大值	单位
数字和模拟IO							
V_{OH}	高电平输出电压		I_{OH}=I_{OH} 最小值	VDDIO * 0.8			V
			I_{OH}=-100μA	VDDIO – 0.2			
V_{OL}	低电平输出电压		I_{OL}=I_{OL}最大值			0.4	V
			I_{OL}=100μA			0.2	
I_{OH}	所有输出引脚的高电平输出源电流			–4			mA
I_{OL}	所有输出引脚的低电平输出灌电流					4	mA
R_{OH}	所有输出引脚的高电平输出阻抗		VOH=VDDS-0.4V	50	65	96	Ω
R_{OL}	所有输出引脚的低电平输出阻抗		VOL=0.4V	48	60	84	Ω
V_{IH}	高电平输入电压			2.0			V
V_{IL}	低电平输入电压					0.8	V
$V_{HYSTERESIS}$	输入迟滞 (AIO)			125			mV
	输入迟滞 (GPIO)			125			
$I_{PULLDOWN}$	输入电流	带有下拉的引脚	VDDIO=3.3V, V_{IN}=VDDIO		120		μA
I_{PULLUP}	输入电流	启用上拉的数字输入(1)	VDDIO =3.3V, V_{IN} =0V		160		μA
$R_{PULLDOWN}$	弱下拉电阻			22.66	31.49	61.55	kΩ
R_{PULLUP}	弱上拉电阻			19.89	29.45	53.63	kΩ
I_{LEAK}	引脚漏电流	数字输入	上拉和输出被禁用 0V≤V_{IN}≤VDDIO			0.1	μA
		模拟引脚	模拟驱动器禁用 0V≤V_{IN}≤VDDA			0.1	
C_I	输入电容	数字输入			2		pF
		模拟引脚(2)					
VREG, POR and BOR							
VREG, POR, BOR(3)							

(1) 有关带有上拉或下拉的引脚范围，可参阅*带有内部上拉和下拉的引脚*表。

(2) 模拟引脚是单独定义；可查阅“ADC 输入模型”部分中的“每通道寄生电容”表

(3) 可参阅*电源管理模块(PMM)* 部分。

5.7 LQFP80封装的热阻特性

		°C/W(1)
RΘ JC	结至外壳热阻，顶部	
	结至外壳热阻，底部	不适用
RΘ JB	结至电路板热阻	
RΘ JA（高 k PCB）	结至大气热阻	
Psi JT	结至封装顶部	
Psi JB	结至电路板	

(1) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Theta JC [$R\Theta_{JC}$] 值除外），将随环境和应用的变化而变化。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

5.8 LQFP64 封装的热阻特性

		°C/W(1)
$R\Theta_{JC}$	结至外壳热阻，顶部	
	结至外壳热阻，底部	不适用
$R\Theta_{JB}$	结至电路板热阻	
$R\Theta_{JA}$（高k PCB）	结至大气热阻	
Psi JT	结至封装顶部	
Psi JB	结至电路板	

(1) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Theta JC [$R\Theta_{JC}$] 值除外），将随环境和应用的变化而变化。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

5.9 QFP48 封装的热阻特性

		°C/W(1)
$R\Theta_{JC}$	结至外壳热阻，顶部	
	结至外壳热阻，底部	
$R\Theta_{JB}$	结至电路板热阻	
$R\Theta_{JA}$（高k PCB）	结至大气热阻	
Psi JT	结至封装顶部	
Psi JB	结至电路板	

(1) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Theta JC [$R\Theta_{JC}$] 值除外），将随环境和应用的变化而变化。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

5.10 QFN32 封装的热阻特性

		°C/W(1)
$R\Theta_{JC}$	结至外壳热阻，顶部	
	结至外壳热阻，底部	
$R\Theta_{JB}$	结至电路板热阻	
$R\Theta_{JA}$（高k PCB）	结至大气热阻	
Psi $_{JT}$	结至封装顶部	
Psi $_{JB}$	结至电路板	

(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [$R\Theta_{JC}$] 值除外），将随环境和应用的变化而变化。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

5.11 散热设计注意事项

根据最终应用设计和运行情况，I_{DD} 和 I_{DDIO} 电流可能有所不同。最终产品中超过建议最大功率耗散的系统可能需要额外的散热增强措施。环境温度 (T_A) 随最终应用和产品设计的不同而不同。影响可靠性和功能性的关键参数是结温 T_J，而不是环境温度。因此，应该注意将 T_J 保持在指定限值内。应该测量 T_{case} 以评估工作结温 T_J。通常在封装顶部表面的中心测量 T_{case}。热应用报告*半导体和IC 封装热指标*有助于理解热指标和相关定义。

5.12 AEC-Q100 0 级热设计注意事项[To be Qualified]

备注

本节仅适用于内部供电（即VREG启用）模式。外部供电（即VREG 禁用）模式不需要考虑本节中的注意事项。

该型器件部分产品可扩展为符合 AEC-Q100 0 级标准。为保持环境T_A (150°C) 和结温T_J (155°C) 温度要求，必须限制器件频率、过多IO电流和闪存擦除/编程脉冲频率。这仅对于内部供电模式（VREG启用）是必须的。下表总结了一个示例，说明如何针对 Grade 0等级器件的不同环境温度范围满足T_A和T_J要求。

表5-1 工作模式功率示例[*To be Qualified*]

电源	电压 (V)	T_A 125°C		T_A 150°C(3)	
		电流(1) (mA)	功率 (mW)	电流(1) (mA)	功率 (mW)
IDDIO(2)	3.63				
IDDA	3.63				
TOTAL		–		–	

(1) 有关详细信息，可查阅*系统电流消耗- 启用VREG供电*表。

(2) VDDIO 功率取决于系统活动和负载，该表中列出的值假定 IO 缓冲器上没有直流负载，并具有典型的 IO 开关活动。

(3) 频率限制为 60MHz以降低电流消耗。电流值和功率值代表根据 LQFP48*封装热阻特性*中概述的热特性估算的最大允许值。

表 5-2 AEC-Q100 0 级热管理- VREG 启用[*To be Qualified*]

T_A	用例			T_J	T_J 要求
	SYSCLK 频率 f(SYSCLK)	POWER	T_A 至 T_J 上升(1)		
125°C	120MHz		18°C	143°C	<155°C
150°C	60MHz		5°C	155°C	

(1) 本例中 T_A 至 T_J 上升是使用LQFP*封装的热阻特性*表中的 $R\Theta_{JA}$ 计算得出的。

5.12.1 简单降频

满足T_A和T_J要求的最简单的系统方法，在Grade 0温度条件下应用始终以最高系统时钟60MHz运行。

5.12.2 动态降频

另一种实现方案是根据系统温度动态更改系 统 时 钟 频率。外部温度传感器可用于测量T_A，或内部温度传感器可用于测量T_J。在温度超过允许的最大T_A(145°C)或T_J(155°C)之前，应用程序代码可以降低系统频率，如上所述。这种方法运用需要考虑一些系统注意事项：

1. 温度传感器（内部或外部）具有精度规格，在选择转换温度阈值时必须考虑该精度条件。
2. 必须使用温度阈值迟滞来避免频率范围之间的快速循环。
3. 如果控制环路在较高的温度范围内运行，则必须针对新的系统频率调整控制环路和外设（如 ePWM）。
4. 依赖于特定波特率的通信外设必须调整为新的系统频率。
5. 必须调整基于时间的计数器，例如看门狗计时器或延迟软件的延迟功能。

5.12.3 闪存注意事项

使用内部电源（启用VREG）时的闪存擦除/编程电流可能会导致自发热高于器件的 T_J 最大值规格。为避免这种情况，可以通过增加闪存擦除/编程脉冲之间的时间来减小平均闪存编程/擦除电流。这样，通过在擦除/编程脉冲期间发生温升后给予时间来冷却至环境温度，可以减少器件的总体自发热。

5.13 系统

5.13.1 电源管理模块 (PMM)

5.13.1.1 引言

电源管理模块PMM可以处理运行器件时所需的所有电源管理功能。

5.13.1.2 概述

图6-4 展示了PMM的模块框图。图示中PMM包含多个子组件，这些子组件将在后续章节中逐一介绍。




图5-4 PMM模块框图

5.13.1.2.1 电源轨监视器

PMM在电源轨上配置电压监视器，一旦电压在上电期间超过设定的阈值，XRSn信号便会释放为高电平。此后如果任意电压降低至其预设阈值，电压监视器还会将XRSn信号拉低至低电平。后续各节将逐一介绍各种电压监视器。

备注

启动后，并非所有电压监视器都支持在应用中运行器件。在不支持电压监视器的情况下，如果器件在应用运行过程中需要监视电源电压，则建议使用外部监控器。

三个电压监视器（I/O POR、I/O BOR、VDD POR）都必须在器件开始运行（即XRSn变为高电平）之前释放各自的输出。但是，如果任意电压监视器触发，XRSn将被驱动为低电平。电压监视器触发复位器件，I/O 保持高阻态。

5.13.1.2.1.1 I/O POR上电复位监视器

I/O POR监视器会监控VDDIO电源轨。这是在上电期间VDDIO上第一个释放的监视器（即第一个要解除跳闸的监视器）。

5.13.1.2.1.2 I/O BOR欠压复位监视器

I/O BOR监视器还会监控VDDIO电源轨。这是在上电期间VDDIO上第二个释放的监视器（即第二个要解除跳闸的监视器）。与I/O POR相比，该监视器具有更严格的电压精度。

只要电压降至低于建议工作电压，都会导致I/O BOR跳闸并复位器件，但可以通过对VMONCTL寄存器的BORLVMONDIS位置1禁用此功能。只有在器件完全启动后，才能禁用I/O BOR。如果I/O BOR被禁用，I/O POR将在电压下降时复位器件。

备注

I/O POR 触发的电压点远低于V_{DDIO}的最小建议电压，因此不应用于器件监控。

图6-5 所示为I/O BOR 的工作电压范围。




图5-5 I/O BOR 工作区域

5.13.1.2.1.3 V_{DD} POR上电复位监视器

VDD POR监视器可监控VDD电源轨。在上电期间，当电压超过VDD上预设阈值电平，该监视器就会释放（即解除跳闸）。

备注

VDD POR设置阈值低于VDD最低建议电压水平，因此如果应用中需要监控VDD，应避免借助VDD POR监控VDD。

5.13.1.2.2 外部监控器使用情况

VDDIO监控：I/O BOR支持应用使用，因此无需外部监控器监控I/O电源轨。

VDD监控：

- V_{DD}由内部VREG供电：V_{DD}电源由V_{DDIO}电源提供。VREG设计规则保证有效的V_{DDIO}电源（由IO BOR监控）意味着有效的V_{DD}电源。
- V_{DD}由外部电源供电：V_{DD} POR不支持应用使用。如果应用需要监控V_{DD}，则可以使用外部监控器监控V_{DD}电源轨。

备注

不支持将外部监控器与内部VREG一起使用。如果应用需要监控VDD，则必须拉高VREGENZ引脚从外部为VDD供电。

5.13.1.2.3 延迟块

电压监控器路径中的延迟块协同工作，以延迟电压监控器和XRSn之间的释放时间。当 XRSn在外部VREG模式下释放时，这些延迟旨在确保电压稳定。延迟块仅在上电期间（即，当V_{DDIO}和V_{DD}斜升时）有效。

延迟块有助于实现电源管理模块电气数据和时序中所指定的电源轨最小压摆率。

备注

方框图中指定的延迟数字是典型值。

5.13.1.2.4 内部1.1V稳压器VREG

内部VREG由VDDIO电源轨供电，并可以生成VDD引脚供电所需的1.1V电压。启用它的方法是将VREGENZ引脚绑定为低电平。虽然有了内部VREG后便不再需要为VDD使用外部电源，但VDD引脚上仍需要去耦电容以确保VREG稳定性和避免瞬变。详细信息，可查阅VDD去耦一节。

5.13.1.2.5 VREGENZ

VREGENZ（即VREG禁用）引脚可控制内部VREG的状态。当需要启用内部VREG时，应将VREGENZ引

脚连接到逻辑低电压。当需要从外部为VDD供电（即外部VREG），可将VREGENZ引脚连接至高电平以禁用内部VREG。

备注

并非所有封装都带有VREGENZ引脚输出。针对无 VREGENZ引脚的封装，不支持外部VREG模式。

5.13.1.3 外部元件

5.13.1.3.1 去耦电容器

V_{DDIO}和V_{DD}需要去耦电容器才能正常运行。下文将详细分析这些要求。

5.13.1.3.1.1 V_{DDIO} 去耦

在VDDIO上放置最小的去耦电容值。可查阅CVDDIO参数（电源管理模块电气数据和时序章节）。实际使用的去耦电容值取决于驱动VDDIO的电源。可采用以下任一配置：

配置 1：根据CVDDIO参数在每个VDDIO引脚上放置一个去耦电容。

配置 2：安装等效于CVDDIO * VDDIO引脚个数的单个去耦电容。

备注

布板时将去耦电容器（一个或多个）靠近器件引脚放置至关重要。

5.13.1.3.1.2 V_{DD} 去耦

在VDD上放置最小的去耦电容值。可查阅CVDD TOTAL 参数（电源管理模块电气数据和时序章节）。在外部VREG模式下，实际使用的去耦电容值取决于驱动VDD的电源。可采用以下任一配置：

配置 1：每个VDD引脚上放置一个去耦电容，容值为CVDD TOTAL值除以VDD引脚个数。

配置 2：再VDD电源轨安装一个容值为 CVDD TOTAL 的去耦电容器。

备注

布板时将去耦电容器（一个或多个）靠近器件引脚放置至关重要。

5.13.1.4 电源时序

5.13.1.4.1 电源引脚联动

强烈建议将所有3.3V电源轨连接在一起并由单个电源供电。该电源清单包括：

- V_{DDIO}
- V_{DDA}

此外，连接所有电源引脚以避免任何未连接的情况。

在外部VREG模式下，VDD引脚应连接在一起并由单个电源供电。

在内部VREG模式下，可将VDD引脚连接在一起，只要每个VDD引脚上都有一个电容器连接到引脚即可。可参考VDD去耦一节了解VDD去耦配置。

器件上的模拟模块具有相当高的电源抑制比；因此，在大多数情况下，VDDA上的噪声必须超过电源轨的建议运行条件之后，模拟模块才会出现性能下降。因此，单独为VDDA供电带来的好处通常微乎其微。然而，为了改善噪声可在VDDIO和VDDA之间放置一个π型滤波器。

备注

每个电源轨的所有电源引脚在内部连接在一起。例如，所有 VDDIO 引脚在内部连接在一起，所有 VDD引脚在内部连接在一起，以此类推。

5.13.1.4.2 信号引脚电源序列

在给器件供电之前，请勿向任何数字引脚施加比VDDIO高0.3V或比VSS低0.3V的电压，也不得向任何模拟引脚施加比VDDA高0.3V或比VSSA低0.3V的电压（包括VREFHI）。简单地说，只应在XRSn 变为高电平后驱动信号引脚，且前提是所有3.3V电源轨连接在一起。即使VDDIO和VDDA未连接在一起，仍需要按照此时序控制。


注意

如果违反上述序列，则可能会发生器件故障，甚至可能造成损坏，因为电流将流经器件中的意外寄生路径。

5.13.1.4.3 电源引脚电源序列

5.13.1.4.3.1 外部 VREG/VDD 模式序列

图 6-6 展示了外部VREG模式电源时序控制要求。所有参数的值可在电源管理模块电气数据和时序章节查阅。



A. 该跳闸点是 XRSn 释放之前的跳闸点。请参阅“电源管理模块特性”表。

B. 该跳闸点是 XRSn 释放之后的跳闸点。请参阅“电源管理模块特性”表。

C. 上电期间，总监视器释放信号在所有POR和BOR监控器释放后变为高电平。可查阅PMM模块框图。

D. 下电期间，如果任何POR或BOR监视器跳闸，总监视器释放信号都会变为低电平。可查阅PMM模块框图。

图5-6 外部VREG上电序列

- **上电阶段:**
  1. V_{DDIO}（即3.3V电源轨）应首先以指定的最小压摆率抬升。
  2. V_{DD}（即1.1V电源轨）应其次以指定的最小压摆率抬升。
  3. V_{DDIO}电源轨和V_{DD}电源轨供电输入的时间间隔。
  4. 在$V_{DDIO-MON-TOT-DELAY}$和$V_{XRSN-PD-DELAY}$定义时长后，XRSn被释放，器件运行引导程序。
  5. I/O BOR监视器在上电和下电期间具有不同的释放点。
  6. 上电期间，V_{DDIO}和V_{DD}电源轨都必须在XRSn释放之前启动。
- **下电阶段:**
  1. 对V_{DDIO} 和V_{DD}中哪个应先下电无要求；但是，存在最小压摆率要求。
  2. I/O BOR 监视器在上电和下电期间具有不同的释放点。
  3. 下电期间跳闸的任何POR或BOR监视器，都会在$V_{XRSN-PD-DELAY}$延迟之后驱动XRSn为低电平。

注意


总监控器释放信号是一个内部信号。

注意

当设计包含驱动XRSn的外部电路（如监控器），在所有内部和外部源释放XRSn引脚之前，器件将保持在复位态不会运行引导程序。

5.13.1.4.3.2 内部VREG模式时序

图 6-7 展示了内部VREG模式的电源时序控制要求。所有所示参数的值均可在电源管理模块电气数据和时序中查阅。



A. 该跳闸点是 XRSn 释放之前的跳闸点。可查阅“电源管理模块特性”表。

B. 该跳闸点是 XRSn 释放之后的跳闸点。可查阅“电源管理模块特性”表。

C. 上电期间，总监视器释放信号在所有 POR 和BOR 监控器释放后变为高电平。可查阅PMM模块框图。

D. 下电期间，如果任何 POR 或BOR 监视器跳闸，总监视器释放信号都会变为低电平。可查阅PMM模块框图。

图5-7 内部VREG 上电序列

- **上电期间：**
  1. V_{DDIO}（即3.3V电源轨）应提供指定的最小压摆率。
  2. 在释放I/O监视器（I/O POR和I/O BOR）后，内部VREG将上电。
  3. $V_{DDIO-MON-TOT-DELAY}$ 和 $V_{XRSN-PU-DELAY}$ 指定的时间过后，XRSn 被释放，器件运行引导程序。
  4. I/O BOR监视器在上电和下电期间具有不同的释放点。
- **下电期间：**
  1. 在下电期间对 VDDIO 的唯一要求是压摆率。
  2. 监视器在上电和断电期间具有不同的释放点。
  3. I/O BOR 跳闸将导致 XRSn 在 VXRSN-PD-DELAY 之后变为低电平，并使内部 VREG 断电。

注意

所有监视器释放信号是一个内部信号。

注意

如果有一个驱动 XRSn 的外部电路（例如，监控器），在所有内部和外部源释放 XRSn 引脚之前，启动序列不会开始。

5.13.1.4.3.3 电源时序摘要和违规影响

电源轨规定的上电序列汇总如下。此处的“上电”表示相关电源轨已达到建议的最低工作电压。

注意

不合规的序列可能会导致可靠性问题并导致器件损坏。

为简单起见，建议将所有3.3V电源轨连接在一起，并按照电源引脚电源序列中的说明进行操作。

表5-3 外部调整器排序摘要

案例	电源轨上电顺序			符合规格定义
	V_{DDIO}	V_{DDA}	V_{DD}	
A	1	2	3	是
B	1	3	2	是
C	2	1	3	-
D	2	3	1	-
E	3	2	1	-
F	3	1	2	-
G	1	1	2	是
H	2	2	1	-

表5-4 内部调整器排序摘要

案例	电源轨上电顺序		符合规格定义
	V_{DDIO}	V_{DDA}	
A	1	2	是
B	2	1	-
C	1	1	是

注意

应当仅在V_{DDA}达到建议的最低工作电压后才为器件上的模拟模块供电。

5.13.1.4.3.4 电源压摆率

VDDIO电源轨上电存在最低压摆率要求。如果不满足此低限值要求，XRSn可能会切换几次，直到VDDIO穿越I/O BOR区域。

注意

XRSn上的切换操作对器件没有不良影响，因为只有当 XRSn稳定为高电平时才会启动引导。但是，如果使用器件的 XRSn来控制其他IC的复位信号，则应满足压摆率要求以防止这种切换行为。

V_{DD}在外部调整器模式下具有最低压摆率要求。如果未满足最小转换率，**则V_{DD} POR可能会在满足V_{DD}最低工作电压之前释放**，并且器件可能无法在正确的复位状态下启动。

5.13.1.5 建议运行条件对PMM的适用性

如建议运行条件表中所述，器件上所有引脚的电压VIN应保持不低于VSS–0.3V。低于该值的负电压将向器件注入电流，可能导致运行异常。应特别注意PMM电路附近的引脚。这些引脚上的负电压可能会导致POR或BOR模块意外将XRSn置为有效或禁用内部电压调整器（可查阅PMM模块框图）。下表展示了该器件上PMM电路附近的引脚清单。

表 5-5 PMM 附近的引脚

引脚名称	引脚编号			
	80 QP	64 QP	48 QP	32 QN
GPIO42	57	-	-	-
GPIO8	58	47	–	-
GPIO4	59	48	38	–
GPIO3	60	49	39	26
GPIO2	61	50	40	-
GPIO1	62	51	41	27
GPIO0	63	52	42	28

避免引脚上负噪声的方法，包括范围并按重要性排序罗列如下：

1.从源头降低或消除噪声。

2.避免这些引脚上的噪声耦合。

3.通过器件引脚附近的滤波器隔离任何噪声。

5.13.1.6 电源管理模块电气数据和时序

5.13.1.6.1 电源管理模块运行条件

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
通用						
C_{VDDIO} (1)(2)	每个引脚的V_{DDIO}电容(7)		0.1			uF
C_{VDDA} (1)(2)	每个引脚的V_{DDA}电容(7)		2.2			uF
SR_{VDD33} (3)	3.3V电源轨V_{DDIO}、V_{DDA}的电源电压斜升速率		20		100	mV/us
V_{BOR}-V_{DDIO}.GB(5)	V_{DDIO}欠压复位电压保护频带			0.1		V
外部VREG						
$C_{VDDTOTAL}$ (1) (4)	总V_{DD}电容(7)			10		uF
SR_{VDD11} (3)	1.1V电源轨V_{DD}的电源电压斜升速率		10		100	mV/us
V_{DDIO}-V_{DD}延迟(6)	V_{DDIO}和V_{DD}之间的斜坡延迟		0			us
内部VREG						
$C_{VDD\ TOTAL}$ (1) (4)	总V_{DD}电容(7)			10		uF

(1) 还应使用大容量电容器。去耦电容的确切值取决于为这些引脚供电的系统电压调节方案。

(2) 建议将3.3V电压轨V_{DDIO}、V_{DDA}连接在一起并由单电源供电。

(3) 可查阅*电源压摆率*一节。电源斜坡速率高于最大值会触发片上ESD保护。

(4) 可查阅*电源管理模块(PMM)*一节，了解总去耦电容的可能配置。

(5) 建议使用 $V_{BOR-VDDIO-GB}$，避免由于正常电源噪声或3.3V VDDIO系统稳压器上的负载瞬态事件而导致 BOR-V_{DDIO}复位。要防止在器件正常运行期间激活 BOR-V_{DDIO}，良好的系统稳压器设计和去耦电容（符合系统稳压器规格）非常重要。$V_{BOR-VDDIO-GB}$ 的值是一个系统级设计注意事项；此处列出的电压是许多应用的典型值。

(6) 3.3V电源轨斜升时和1.1V电源轨斜升时之间的延迟。可查阅*VREG排序摘要*表，了解允许的电源斜坡序列。

(7) 电容的最大容差为 20%。

5.13.1.6.2 电源管理模块特征

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{VREG}	内部稳压器输出		1.05	1.1	1.21	V
$V_{VREG-PU}$	内部稳压器上电时间				350	us
$V_{VREG-INRUSH}$(5)	内部稳压器浪涌电流			650		mA
$V_{POR-VDDIO}$	V_{DDIO}上电复位电压	XRSn释放之前和之后		2.73		V
$V_{BOR-VDDIO-UP}$(1)	斜升时的V_{DDIO}欠压复位电压	XRSn释放之前		2.7		V
$V_{BOR-VDDIO-DOWN}$(1)	斜降时的V_{DDIO}欠压复位电压	XRSn释放之后	2.81		3.0	V
$V_{POR-VDD-UP}$(2)	斜升时的V_{DD}上电复位电压	XRSn释放之前		1		V
$V_{POR-VDD-DOWN}$(2)	斜降时的V_{DD}上电复位电压	XRSn释放之后		1		V
$V_{XRSn-PU-DELAY}$(3)	上电期间电源斜升后的XRSn释放延迟			47		us
$V_{XRSn-PD-DELAY}$(4)	断电期间电源斜降后的XRSn跳闸延迟			2		us
$V_{DDIO-MON-TOT-DELAY}$	V_{DDIO}监视器（POR、BOR）路径中的总延迟			67		us
$V_{XRSn-MON-RELEASE-DELAY}$	V_{DD} POR事件之后的XRSn释放延迟	电源处于工作范围内		47		us
	V_{DDIO} BOR事件之后的XRSn释放延迟			47		us
	V_{DDIO} POR事件之后的XRSn释放延迟			107		us

(1) 可查阅电源电压图。

(2) $V_{POR-VDD}$明显低于推荐的工作条件。如果需要监视V_{DD}，则需要一个外部监控器。

(3) 电源在越过相应电源轨的最低建议运行条件后被视为完全斜升。在该延迟生效之前，需要释放所有POR和BOR监视器。供电引脚上的RC网络延迟将与该延迟叠加。

(4) 下电时，任何跳闸的POR或BOR监视器都会立即触发XRSn复位。该延迟是任何POR、BOR监视器跳闸和XRSn拉低之间的延迟。该延迟是变量，取决于电源的斜降速率。RC网络延迟将与该延迟叠加。

(5) 这是内部调整器VREG导通时在V_{DDIO}电源轨上汲取的瞬态电流。因此，当VREG导通时，V_{DDIO}电源轨上可能会出现一些压降，这可能导致VREG逐步斜升。这不会对器件产生不利影响，但如果需要，可以通过在V_{DDIO}上使用足够的去耦电容器或选择能够提供此瞬态电流的LDO或直流/直流稳压器来降低影响。

5.13.2 复位时序

XRSn是器件复位引脚，可用作输入和漏极开路输出。该器件内置上电复位POR和欠压复位BOR监控器。在上电期间，监控器电路会将XRSn引脚保持为低电平。有关更多详细信息，可查阅电源管理模块 (PMM)部分。看门狗或NMI看门狗复位也会驱动引脚至低电平。外部开漏电路可以驱动该引脚，从而使器件复位生效。

应在 XRSn和VDDIO之间放置一个阻值为2.2kΩ至10kΩ的电阻。应在XRSn和VSS之间放置一个电容器进行噪声滤除；电容应为100nF或更小。当看门狗复位生效时，这样的选型电容值可支持看门狗在512个OSCCLK周期内正确地将XRSn引脚驱动至VOL电平。图 6-8展示了推荐的复位电路。




图5-8 复位电路

5.13.2.1 复位源

“复位信号”表总结了各种复位信号及其对器件的影响。

表5-6 复位信号

复位源	CPU内核复位(ADP32、FPU、TMU)	外设复位	JTAG/调试逻辑复位	IOs	$\overline{XRS}$ 输出
POR	是	是	是	高阻态	是
BOR	是	是	是	高阻态	是
$\overline{XRS}$ 引脚	是	是	否	高阻态	-
$\overline{WDRS}$	是	是	否	高阻态	是
$\overline{NMIWDRS}$	是	是	否	高阻态	是
$\overline{SYSRS}$（调试器复位）	是	是	否	高阻态	否
$\overline{SCCRESET}$	是	是	否	高阻态	否
SIMRESET.$\overline{XRS}$	是	是	否	高阻态	是
SIMRESET.$\overline{CPU1RS}$	是	是	否	高阻态	否

参数th(boot-mode)定义的起始时刻计算从这些复位源触发的复位。

可查阅用户手册中“系统控制”章节的“复位”部分。

注意

部分复位源由器件内部驱动。其中一部分复位源会将XRSn驱动为低电平，使用复位电平可禁用驱动引导引脚的其它器件。SCCRESET和调试器复位源不会驱动XRSn；因此，用于引导模式的引脚不应由系统中的其他器件主动驱动。引导配置规定可更改OTP中的引导引脚。

5.13.2.2 复位电气数据和时序

5.13.2.2.1 XRSn复位时序要求

		最小值	最大值	单位


$t_{h(boot-mode)}$	引导模式引脚的保持时间	1.5		ms
$t_{w(RSL2)}$	热复位时XRSn维持低电平的脉宽	3.2		μs

5.13.2.2.2 XRSn复位开关特性

在额定运行条件下测得（除非另有说明）

		最小值	典型值	最大值	单位
$t_{w(RSL1)}$	电源稳定后XRSn由器件驱动为低电平持续时间		100		μs
$t_{w(WDRS)}$	看门狗生成的复位脉冲持续时间		$512t_{c(OSCCLK)}$		周期
$t_{boot-flash}$	引导ROM执行到闪存中第一条指令抓取的时长		1.2		ms


5.13.2.2.3 复位时序图



A. XRSn 引脚可由监控器或外部上拉电阻从外部驱动，可参考“引脚属性”表。片上监控器将保持该引脚为低电平，直到电源达到有效范围内。

B. 从任何源（参考“复位源”部分）复位后，引导ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的内存或者引导代码功能。如果引导ROM代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK速度。系统时钟将基于用户代码配置，可以启用或禁用PLL。

图5-9 上电复位



A. 从任何源（参考“复位源”部分）复位后，引导ROM代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的内存或者引导代码功能。如果引导ROM代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK速度。系统时钟将基于用户代码配置，可以启用或禁用PLL。

图5-10 热复位

5.13.3 时钟规格

5.13.3.1 时钟源

表5-7 可选的基准时钟源

时钟源	说明
INTOSC1	内部振荡器 1。10MHz内部振荡器。
INTOSC2(1)	内部振荡器 2。10MHz内部振荡器。
X1 (XTAL)	X1和X2引脚之间连接的外部晶体或谐振器，或连接到X1引脚的单端时钟（3.3V）。

(1) 复位时，内部振荡器2(INTOSC2)为PLL(OSCCLK)的默认时钟源。



Watchdog Timer
INTOSC1
INTOSC2
X1 (XTAL)
OSCCLK
OSCCLKSRCSEL
SYSPLL
PLLRAWCLK
SYSCLKDIVSEL
SYS Divider
SYSPLLCLKEN
PLLSYSCLK
NMIWD
CPUCLK
FPU
TMU
CPU
SYSCLK
SYSCLK
ePIE
GPIO
Mx RAMs
Lx RAMs
FLASH
Boot ROM
DCSM
System Control
WD
XINT
One per SYSCLK peripheral
PCLKCRx
PERx.SYSCLK
CPUTIMERs
ECAP
EQEP
EPWM
HRCAL
PMBUS
LIN
EPG
I2C
ADC
CMPSS
CMPSS_LITE
CAN
MCAN
DCC
One per LSPCLK peripheral
LOSPCP
PCLKCRx
LSP Divider
PERx.LSPCLK
SCI
SPI
CLKSRCCTL2.CANxBCLKSEL
PERx.SYSCLK
CAN Bit Clock
CLKSRCCTL2.MCANxBCLKSEL
CPUSYSCLK
AUXCLKIN
PLLRAWCLK
/
MCAN Bit Clock
AUXCLKDIVSEL.MCANCLKDIV

图5-11 时钟系统

SYSPLL




图5-12 系统锁相环

在系统锁相环图中，

$$f_{PLLRAWCLK} = \frac{f_{OSCCLK}}{(REFDIV\ +\ 1)} \times \frac{IMULT}{(ODIV\ +\ 1)} \quad (1)$$

5.13.3.2 时钟频率、要求和特性

本节提供了输入时钟的频率和时序要求、PLL 锁定时间、内部时钟的频率以及输出时钟的频率和开关特性。

5.13.3.2.1 输入时钟频率和时序要求及PLL锁定时间

5.13.3.2.1.1 输入时钟频率

		最小值	最大值	单位
$f_{(XTAL)}$	连接X1/X2引脚，外部晶体或谐振器的频率	10	20	MHz
$f_{(X1)}$	连接X1引脚，外部振荡器的频率	10	25	MHz

5.13.3.2.1.2 XTAL振荡器特征

在建议运行条件下测得（除非另有说明）

参数		最小值	典型值	最大值	单位
X1 V_{IL}	有效低电平输入电压	-0.3		0.3 * V_{DDIO}	V
X1 V_{IH}	有效高电平输入电压	0.7 * V_{DDIO}		V_{DDIO} + 0.3	V

5.13.3.2.1.3 通过X1引脚输入外部有源时钟时的电平特性

在建议运行条件下测得（除非另有说明）

参数		最小值	典型值	最大值	单位
X1 V_{IL}	有效低电平输入电压	-0.3		0.3 * V_{DDIO}	V
X1 V_{IH}	有效高电平输入电压	0.7 * V_{DDIO}		V_{DDIO} + 0.3	V

5.13.3.2.1.4 X1时序要求

		最小值	最大值	单位
$t_{f(X1)}$	下降时间，X1		6	ns
$t_{r(X1)}$	上升时间，X1		6	ns
$t_{w(X1L)}$	脉冲持续时间，X1 低电平占$t_{c(X1)}$的百分比	45%	55%	
$t_{w(X1H)}$	脉冲持续时间，X1 高电平占$t_{c(X1)}$的百分比	45%	55%	

5.13.3.2.1.5 AUXCLKIN 时序要求

		最小值	最大值	单位
$t_{f(AUXI)}$	下降时间，X1		6	ns
$t_{r(AUXI)}$	上升时间，X1		6	ns
$t_{w(AUXL)}$	脉冲持续时间，X1 低电平占$t_{c(X1)}$的百分比	45%	55%	
$t_{w(AUXH)}$	脉冲持续时间，X1 高电平占$t_{c(X1)}$的百分比	45%	55%	

5.13.3.2.1.6 APLL 特性

在建议运行条件下测得（除非另有说明）

参数	最小值	典型值	最大值	单位
PLL 锁定时间				
SYS PLL锁定时间(1)			5 + (1024 * (REFDIV + 1) * $t_{c(OSCCLK)}$)	us

(1) 此处的 PLL 锁定时间定义了 PLL 启用(SYSPLLCTL1[PLLENA]=1) 后PLL 锁定所需的典型时间。此处未考虑使用双路钟比较器(DCC)验证 PLL 时钟的额外时间。对于系统 PLL，请参阅 InitSysPll() 或 SysCtl_setClock()。

5.13.3.2.1.7 PLL旁通或使能是系统时钟输出的开关特性

在建议运行条件下测得（除非另有说明）

		最小值	最大值	单位
$t_{f(XCO)}$	XCLKOUT下降时间		6	ns
$t_{r(XCO)}$	XCLKOUT上升时间		6	ns
$t_{w(XCOL)}$	XCLKOUT低电平脉冲持续时间	H – 2(2)	H + 2(2)	ns
$t_{w(XCOH)}$	XCLKOUT高电平脉冲持续时间	H – 2(2)	H + 2(2)	ns
$f_{(XCO)}$	XCLKOUT频率		50	MHz

(1) 假定这些参数有 6pF 的负载。
(2) H = 0.5$t_{c(XCO)}$

5.13.3.2.1.8 内部时钟频率

参数		最小值	标称值	最大值	单位
$f_{(SYSCLK)}$	频率，器件（系统）时钟	2		120	MHz
$f_{(SYSCLK_TA_GRADE_0)}$	AEC-Q100 Grade 0级自然通风环境下系统时钟 (2)				MHz
$t_{c(SYSCLK)}$	器件（系统）时钟周期	8.33		500	ns
$f_{(INTCLK)}$	系统PLL输入频率（在REFDIV分频后）	2		20	MHz
$f_{(VCOCLK)}$	系统PLL的VCO频率（在ODIV分频前）	220		600	MHz
$f_{(PLLRAWCLK)}$	系统PLL输出频率（在SYSCLK分频之前）	6		240	MHz
$f_{(PLL)}$	PLLSYSCLK频率	2		120	MHz
$f_{(PLL_LIMP)}$	PLL跛行频率(1)	45/(ODIV+1)			MHz
$f_{(LSP)}$	LSPCLK频率	2		120	MHz
$t_{c(LSPCLK)}$	LSPCLK周期	8.33		500	ns
$f_{(OSCCLK)}$	OSCCLK频率（INTOSC1、INTOSC2、XTAL或X1）	参阅各自的时钟			MHz
$f_{(EPWM)}$	EPWMCLK频率			120	MHz
$f_{(HRPWM)}$	HRPWMCLK频率	60		120	MHz

(1) OSCCLK无效时的PLL输出频率（OSCCLK 丢失导致 PLL 变为跛行模式）。

(2) 有关更改器件频率以进行热管理的更多详细信息，请参阅*AEC-Q100 0 级热设计注意事项*部分。

5.13.3.3 输入时钟和 PLL

除了内部 0 引脚振荡器外，还支持三种类型的外部时钟源：

- 单端 3.3V 外部时钟。时钟信号应连接到 X1（如图 6-13 所示），且 XTALCR.SE 位设置为 1。
- 外部晶体。如图6-14 所示，晶体应连接在 X1 和X2 之间，其负载电容器连接至 VSS。
- 外部谐振器。如图6-15 所示，谐振器应连接在 X1 和X2 之间，且其接地端连接至 VSS。




图5-13 单端3.3V 外部时钟




图5-14外部晶体




图5-15外部谐振器

5.13.3.4 XTAL 振荡器

5.13.3.4.1 引言

该器件中的晶体振荡器是一种嵌入式电振荡器，当与兼容的石英晶体（或陶瓷谐振器）配对使用时，可生成器件所需的系统时钟。

5.13.3.4.2 概述

以下几节将介绍电振荡器和晶体的元件。

5.13.3.4.2.1 电子振荡器

该器件中的电子振荡器采用皮尔斯振荡器类型。它是一种正反馈反相器电路，需要一个调节电路才能振荡。当这个振荡器与一个兼容的晶体配对时，会形成振荡电路。振荡电路在晶体的基频处振荡。在该器件上，由于分流电容器C0和所需的负载电容器CL，振荡器被设计成在并联谐振模式下运行。图 6-16中展示了电子振荡器和振荡电路的元件。




图5-16 电子振荡器方框图

5.13.3.4.2.1.1运行模式

此器件中的电振荡器有两种工作模式：晶体模式和单端模式。

5.13.3.4.2.1.1.1 晶体的工作模式

在晶体工作模式下，必须将带有负载电容器的石英晶体连接到X1和X2。

图例中当[XTAL On]=1时启用此工作模式，配置通过对寄存器控制位XTALCR.OSCOFF和XTALCR.SE均写入0实现。反馈环路带有一个内部偏置电阻器，因此无需使用外部偏置电阻器。添加外部偏置电阻器会产生与内部Rbias并联的电阻，使得工作点偏离并可能导致波形削波、占空比超出规格以及有效负电阻降低。

在此工作模式下，X1上的结果时钟通过比较器Comp传递到芯片的其余部分。X1上的时钟需要满足比较器的VIH和VIL。有关比较器的VIH和VIL要求，可查阅XTAL振荡器特性 表。

5.13.3.4.2.1.1.2 单端工作模式

单端工作模式下，时钟信号连接至X1，而X2引脚悬空。且此模式下不应使用石英晶体。

图例中当[XTAL On]=0时启用此模式，配置通过对寄存器控制位XTALCR.OSCOFF和XTALCR.SE均写入1实现。

此工作模式下，X1上的时钟通过一个缓冲器Buffer传递到芯片的其余部分。有关缓冲器的输入要求，可查阅使用外部有源时钟源时的X1输入电平特征表。

5.13.3.4.2.1.2 XTAL通过XCLKOUT路径输出

通过配置CLKSRCCTL3.XCLKOUTSEL和XCLKOUTDIVSEL.XCLKOUTDIV寄存器，可以将馈入芯片其余部分的电振荡器时钟信号引出到XCLKOUT上观察。如需确定输出XCLKOUT的GPIO的列表，可查阅“GPIO多路复用引脚”表。

5.13.3.4.2.2 石英晶体

石英晶体可以通过LCR（电感-电容-电阻）电路进行模拟。然而，与LCR电路不同，晶体由于低动态电阻而具有非常高的Q值，并且阻尼也非常低。晶体元件如图6-17所示，并在下文中进行相关说明。




图5-17 晶体电路示意

Cm（动态电容）：表示晶体的弹性。

Rm（动态电阻）：表示晶体内的电阻损耗。这不是晶体的ESR，但可以根据其他晶体元件的值进行近似计算。

Lm（动态电感）：表示晶体的振动质量。

C0（并联电容）：由两个晶体电极和封装杂散电容形成的电容。

CL（负载电容）：这是晶体在其电极处看到的有效电容。它位于晶体外部。晶体数据手册中列出的频率ppm通常与CL参数相关。

注意大多数晶体制造商将CL指定为晶体引脚上的有效电容，而部分晶体制造商将CL指定为仅其中一个晶体引脚上的电容。应与晶体制造商核实CL的定义，以便在计算中使用正确的值。

根据图6-16，CL1和CL2是串联的；因此，要找到晶体看到的等效总电容，必须应用电容串联公式：当CL1=CL2，只需计算[CL1]/2即可。

建议将杂散PCB电容与该值相加。合理的估算值为3pF至5pF，但实际值将取决于相关的PCB设计。应留意电振荡器和晶体都需要负载电容。所选的值必须同时满足电振荡器和晶振的要求。

CL对晶体的影响是频率偏移。如果有效负载电容低于目标值，晶体频率将增加，反之亦然。然而，频率牵引的影响通常非常小，其导致与标称频率偏差通常不到10ppm。

5.13.3.4.2.3 GPIO工作模式

在此器件上，X1和X2分别可用作GPIO19和GPIO18，具体取决于XTAL的工作模式。可参照用户手册中的"外部振荡器XTAL"章节。

5.13.3.4.3 正常运行

5.13.3.4.3.1 ESR有效串联电阻

有效串联电阻是晶体在谐振时提供给电子振荡器的电阻负载。ESR越高，Q越低，晶体启动或保持振荡的可能性就越小。ESR和晶体元件之间的关系如下所示。

$$\mathrm{ESR} = \mathrm{Rm} * \left(1 + \frac{\mathrm{C0}}{\mathrm{CL}}\right)^2 \quad (2)$$

请注意，ESR与晶体的动态电阻不同，但如果等效负载电容远高于并联电容、则可以按此近似计算。

5.13.3.4.3.2 Rneg负电阻

负电阻是电振荡器向晶体呈现的阻抗。这是电振荡器为了克服振荡期间产生的损耗而必须为晶体提供的能量。Rneg描述了一个提供而不是消耗能量的电路，也可以看作是电路的总体增益。

为确保晶体在所有条件下都能启动，常规的做法是将负电阻Rneg高于3倍或5倍等效串联电阻ESR。应注意，启动晶体所需的能量略大于维持振荡所需的能量；因此，如果能够确保在启动时满足负电阻要求，则维持振荡将不是问题。

图6-18和图6-19所示为该器件的负电阻与晶体元件之间的差异。从图中可以看出，晶体并联电容C0和有效负载电容CL对电振荡器的负电阻有极大影响。应留意这些电路是典型图；因此，应查阅表6-8确认设计中需要关注的最小值和最大值。

5.13.3.4.3.3 启动时间

在选择晶体电路的元件时，启动时间是一个重要的考虑因素。如Rneg负电阻一节所述，为了在所有条件下实现可靠启动，建议晶体的Rneg选择大于3至5倍的ESR。

晶体ESR和阻尼电阻Rd会极大地影响启动时间。这两个值越高，晶体启动所需的时间就越长。较长的启动

时间通常表明晶体和元件未正确匹配。

如需了解典型的启动时间，可查阅晶体振荡器规格。应注意此处应用的数值仅供参考。实际启动时间在很大程度上取决于所涉及的晶体和外部元件。

5.13.3.4.3.3.1 X1/X2预准备

在该器件上，X1/X2上的GPIO19/18预备功能可用于缩短晶体的启动时间。此功能在XTAL开启前将负载电容器CL1和CL2预充电到确定状态。有关详细信息，可查阅用户手册。

5.13.3.4.3.4 驱动电平

驱动电平是指电子振荡器提供以及晶体耗散的功率。晶体制造商数据表中定义的最大驱动电平通常是晶体在不损坏或显著缩短使用寿命的情况下可以耗散的最大驱动电平。另一方面，电子振荡器定义的驱动电平是它可以提供的最大功率。电子振荡器提供的实际功率不一定是最大功率，具体取决于晶体和电路板元件。

如果电子振荡器的实际驱动电平超过晶体的最大驱动电平规格，则应安装阻尼电阻Rd以限制电流并降低晶体的功率耗散。应注意Rd会降低电路增益；因此，应评估使用的实际值，以确保满足启动和持续振荡的条件。

5.13.3.4.4 如何选择晶体

请参考晶体振荡器规格：

1. 选择一个晶体频率（例如20MHz）。
2. 确认晶体的ESR<=50Ω，符合20MHz选型晶体的规格。
3. 确认晶体制造商的负载电容要求位于6pF和12pF之间，符合20MHz选型晶体的规格。
   - 如前所述，CL1和CL2是串联的；CL1=CL2，则有效负载电容CL=[CL1]/2。
   - 在此基础上加上电路板寄生效应，则得到CL=[CL1]/2+杂散电容。
4. 确认晶体的最大驱动电平>=1mW。如不满足此要求，则可以使用阻尼电阻Rd。可参阅“DL驱动电平”章节，了解应用Rd时要考虑的其它要点。

5.13.3.4.5 测试

建议用户让晶体制造商帮助其完成对晶体与电路板的定型，以确保晶体始终启动并保持振荡。下面简要概述了可执行的一些测量：

由于晶体电路对电容非常敏感，建议不要将示波器探针连接到X1和X2引脚。如果必须使用示波器探针来监测X1/X2，则应使用输入电容小于1pF的有源探针。

频率

1. 在XCLKOUT上引出XTAL。
2. 测量该频率作为晶体频率。

负电阻

1. 在XCLKOUT上引出XTAL。

2. 在负载电容器之间放置一个与晶体串联的电位器。
3. 增加电位器的电阻，直到XCLKOUT上的时钟停止振荡。
4. 该电阻加上晶体的实际ESR就是电振荡器的负电阻。

启动时间

1. 关闭XTAL。
2. 在XCLKOUT上引出XTAL。
3. 开启XTAL并测量XCLKOUT上的时钟保持在45%到55%占空比范围内所需的时间。

5.13.3.4.6 常见问题和调试提示

晶体无法启动

- 浏览如何选择晶体部分，确保没有违规。

晶体需要很长时间才能启动

- 如果安装了阻尼电阻Rd，则其可能过高。
- 如果未安装阻尼电阻，则晶体ESR过高或由于高负载电容而导致总电路增益过低。

5.13.3.4.7 晶体振荡器规格

5.13.3.4.7.1 晶体振荡器电气特性

在建议运行条件下（除非另有说明）

	参数	测试条件	最小值	典型值	最大值	单位
启动时间(1)	f=10MHz	ESR最大值=110Ω CL=CL2=24pF C0 = 7pF		4		ms
	f=20MHz	ESR最大值=50Ω CL1=CL2=24pF C0=7pF		2		ms
晶振驱动电平DL					1	mW

(1) 启动时间取决于晶体和振荡电路元件。建议晶体供应商对所选晶体和应用定型。

5.13.3.4.7.2 晶振等效串联电阻ESR的要求

对于晶振等效串联电阻ESR需求表：

1. 晶振并联电容C0应小于或等于7pF。
2. ESR=负电阻/3

表5-8 晶振等效串联电阻(ESR) 要求

晶体频率(MHz)	最大ESR(Ω) (CL1=CL2 =12pF)	最大ESR(Ω) (CL1=CL2=24pF)
10	55	110
12	50	95
14	50	90
16	45	75

18	45	65
20	45	50




图5-18 10MHz晶体的负电阻分布




图5-19 20MHz晶体的负电阻分布

5.13.3.4.7.3 晶体振荡器参数

		最小值	最大值	单位
CL1、CL2	负载电容	12	24	pF
C0	晶振并联电容		7	pF

5.13.3.4.7.4 晶体振荡器电气特性

无补充说明时，为推荐工况下测试

	参数	测试条件	最小值	典型值	最大值	单位
启动时间(1)	f=10MHz	ESR最大值=110Ω CL=CL2=24pF C0 = 7pF		4		ms
	f=20MHz	ESR最大值=50Ω CL1=CL2=24pF C0=7pF		2		ms
晶振驱动电平DL					1	mW

(1) 启动时间取决于晶体和振荡电路元件。建议晶体供应商根据所选晶体和配置电路定型。

5.13.3.5 内部振荡器

为了减少电路板生产成本和缩短应用开发时间，AVP32F00157系列器件包含两个独立的内部振荡器，称为INTOSC1和INTOSC2。默认情况下，INTOSC2作为系统参考时钟OSCCLK源使用，INTOSC1作为备用时钟源使用。

如果应用需要更严格的**SCI波特率匹配**，则可参考SCI波特率调优示例(baud_tune_via_uart)。

5.13.3.5.1 INTOSC特性

无补充说明时，为推荐工况下测试

参数		部件	封装	测试条件	最小值	典型值	最大值	单位
f_{INTOSC}	频率INTOSC1和INTOSC2(1)	AVP32F00157S	LQFP80	-40°C至125°C	9.8 (-2%)	10	10.1	MHz
				-30°C至90°C	9.85 (-1.5%)	10	10.1	
				-10°C至85°C	9.9 (-1%)	10	10.1	
		AVP32F00157Q	QFN32, LQFP48, LQFP64, LQFP80	-40°C至125°C	9.7 (-3%)	10	10.3 (3%)	
		For Grade 1	LQFP48	-40°C至150°C		10		
$f_{INTOSC-STABILITY}$	室温下的频率稳定性	全部	全部	30°C标称V_{DD}		±0.1		%
$t_{INTOSC-ST}$	启动和趋稳时间	全部	全部				20	μs

(1) 由于回流焊的热应力和机械应力，INTOSC 频率可能会发生偏移。回流焊后烘烤可以使器件恢复到原始数据表性能。

5.13.3.5.2 INTOSC2与外部精密电阻ExtR搭配使用

为获得更高的精度，可将一个外部精密电阻与INTOSC2搭配使用。所需的外部元件包括：

- EXTR引脚和V_{SS}之间的100kΩ精密电阻器
- 用于噪声滤波的10nF电容器
- 用于抑制V_{DDIO}电源噪声和负载瞬态的电容，最小值20uF，图 6-20展示了参考电路原理。




图5-20 ExtR 示例原理图

在EXTR外部精度电阻模式下，振荡器频率误差与EXTR电阻器的精度成正比。VDDIO电源的质量直接影响EXTR INTOSC性能。必须谨慎确定VDDIO电容值和电路设计，以便提供尽可能干净的电源，避免抖动、噪声和其它

性能问题。在EXTR引脚上放置一个电阻可防止将该引脚用作GPIO或X1。

表 6-9 提供了ExtR规格值。

表5-9 ExtR 规格

参数	测试条件	最小值	典型值	最大值	单位
$f_{INTOSC2-ExtR-ERR-PERC}$	理想的0%误差100kΩ ExtR电阻器	0.1	0	0.2	%
$f_{INTOSC2-ExtR}$	理想的0% 误差100kΩ ExtR电阻器	9.99	10	10.02	MHz
$f_{ExtR-SETTLING}$	切换至ExtR模式		1		ms
ExtR电阻R_{ExtR}			100		kΩ
ExtR 去耦电容C_{ExtR}			10		nF
V_{DDIO}去耦电容C_{VDDIO}		20			μF

表 6-10 展示了在假设电阻参数下确定INTOSC2总误差的计算示例。

表5-10 样本总误差计算

参数	值	单位
INTOSC2理想频率变化	0.70	%
ExtR电阻容差	$R_{TOLERANCE}$	%
ExtR电阻器温度系数	R_{TEMPCO}	ppm/°C
工作温度	$T_{OPERATING_POINT}$	°C
ExtR 数据表环境温度	$T_{AMBIENT}$	°C
总频率误差	$[(0.70/100) + (R_{TOLERANCE}/100) + ((R_{TEMPCO}/1E6) * abs(T_{OPERATING_POINT}-T_{AMBIENT}))]*100$	%

表 6-11 展示了使用上述计算的示例值。

表5-11 总误差示例值

参数	值	单位
INTOSC2 理想频率变化	0.70	%
ExtR 电阻容差	0.10	%
ExtR 电阻器温度系数	25	ppm/ °C
工作温度	90	°C
ExtR 数据表环境温度	25	°C
总频率误差计算	((0.70/100) + (0.10/100) + ((25/1E6) * abs(90-25)))*100	%
总频率误差计算	0.96	%

为获得最佳性能，应遵循以下电路板布局布线指南：

- ExtR外部电阻的连线应尽可能短
- ExtR外部电阻应布放到最近的V_{SS}引脚
- 将ExtR模式用到的R_{ExtR}和C_{ExtR}与器件放在同一侧，并仅在同一层布线
- 任何相邻的GPIO引脚，如GPIO18、X2都使用另一侧和不同的层进行布线，以便减少相邻的GPIO耦合
- V_{SS}连接必须同时连接到V_{SS}平面并直接连接到器件V_{SS}引脚
- 建议在ExtR布线周围布放V_{SS}防护布线，如图6-21所示
- 在ExtR和C_{EXTR}下方的层中填充V_{SS}或V_{DDIO}平面，避免在相邻的层中布置信号布线




图5-21 ExtR PCB 布局示例

5.13.4 闪存参数

表 6-12列出了不同时钟源和频率配置条件下所需的最低闪存等待状态。等待状态的值由寄存器FRDCNTL[RWAIT]设置。

表5-12 不同时钟源和频率下所需的最低闪存等待状态

CPUCLK(MHz)	等待状态 (FRDCNTL[RWAIT](1))
80 <CPUCLK ≤120	2
0 <CPUCLK ≤80	1

(1) 所需的最小FRDCNTL[RWAIT]为1，不支持RWAIT=0。

AVP32F00157器件集成改进型的128位预取缓冲器电路，可在不同等待状态下提供更高的闪存代码执行效率。图 6-22和图 6-23展示了该系列器件与采用64位预取缓冲器的上一代器件在不同等待状态设置下的典型效率比较情况。使用预取缓冲器时的等待状态执行效率将取决于应用软件中存在的分支数量。此处提供了线性代码和if-then-else代码的两个示例。




图5-22 具有大量32 位浮点数学指令的应用程序代码




图 5-23 具有 16 位 If-Else 指令的应用程序代码

备注
主阵列闪存编程必须与 64位地址边界对齐，并且每个 64位字在每个写/擦除周期只能编程一次。

5.13.4.1 闪存参数

参数		最小值	典型值	最大值	单位
编程时间(1)	128 数据位 + 16 ECC 位		99	2178	µs
	2KB（扇区）		14.85	326.7	ms
擦除时间(2) (3)（25个循环内）	2KB（扇区）		2.25	42	ms
	64KB		72	1,344	ms
	128KB		144	2,688	ms
	256KB		288	5,376	ms
擦除时间(2) (3)（1000个循环时）	2KB（扇区）		2.25	42	ms
	64KB		72	1,344	ms
	128KB		144	2,688	ms
	256KB		288	5,376	ms
擦除时间(2) (3)（2000个循环时）	2KB（扇区）		2.25	42	ms
	64KB		72	1,344	ms
	128KB		144	2,688	ms
	256KB		288	5,376	ms
擦除时间(2) (3)（20K个循环时）	2KB（扇区）		2.25	42	ms
	64KB		72	1,344	ms
	128KB		144	2,688	ms
	256KB		288	5,376	ms
每个存储体的 N_{wec} 个写入/擦除周期(4)				100,000	循环
$t_{retention}$ 数据保持持续时间 (T_J = 85°C)		10			年

(1) 编程时间是基于最高器件频率下的值。编程时间包括闪存状态机的开销，但不包括将以下内容传输到RAM 的时间：

- 使用闪存 API对闪存进行编程的代码
- 闪存API本身
- 要编程的闪存数据

换言之，此表中显示的时间是指器件RAM中的所有必需代码/数据都变为可用状态并准备好进行编程之后的实际花销。所用JTAG调试接口的速度对传输时间有显著影响。编程时间的计算以在指定的工作频率下一次编程144位为基础。编程时间包含CPU对编程的校验。写入/擦除(W/E)循环不会缩短编程时间，但会缩短擦除时间。擦除时间包括由CPU对擦除的校验，不涉及任何数据传输。补充：编程时间典型值为PUMP时钟为100M一次编程成功的时间，最大值为PUMP时钟为100M编程22次的时间。

(2) 擦除时间包含 CPU对擦除的校验。补充：擦除时间典型值为erase retry次数为1的擦除时间，最大值为erase retry次数为20的擦除时间。

(3) 当器件出货时，片上闪存存储器处于一个被擦除状态。这样，当首次编程器件时，在编程前无需擦除闪存存储器。然而，对于所有随后的编程操作，需要执行擦除操作。

(4) 存储体和扇区写入/擦除循环次数的总和不能超过此数字。

5.13.5 RAM 规格

表6-13. RAM 参数

RAM 类型	大小	获取时间（周期数）	读取时间（周期数）	存储时间（周期数）	支持的总线宽度（位）	主机访问列表	等待状态	突发存取
LS RAM	32KB	2	2	1	16/32	ADP32	0	否
M0	2KB							
M1								

5.13.6 ROM 规格

表6-14. ROM 参数

类型	大小	获取时间（周期数）	读取时间（周期数）	存储时间（周期数）	支持的总线宽度（位）	主机访问列表	等待状态	突发存取
引导ROM + 安全ROM	96KB	2	2	1	16/32	ADP32	0	否

5.13.7 仿真/JTAG

IEEE 1149.1-1990标准测试访问端口和边界扫描架构简称JTAG端口，包含四个专用引脚：TMS、TDI、TDO和TCK。IEEE 1149.7-2009标准则简化引脚和增强功能测试访问端口以及边界扫描架构，简称cJTAG端口，是一种只需要两个引脚（TMS和TCK）的紧凑型JTAG接口，此接口可实现释放TDI和TDO引脚，并复用为传统GPIO35(对应TDI)和GPIO37(对应TDO)功能。

通常情况下，当MCU目标和JTAG接头之间的距离小于6英寸(即15.24cm)，并且JTAG链路上无其它器件时，JTAG信号上不需要缓冲器。否则，每个信号都应被缓冲。此外，对于大多数10MHz下的JTAG调试探针操作，JTAG信号上不需要串联电阻器。但是，如果需要高仿真速度（35MHz左右），则应在每条JTAG 信号线上串联22Ω电阻。

JTAG调试探针头的PD电源检测引脚应连接到电路板3.3V电源。接头的GND引脚应连接至电路板接地。

TDIS（电缆断开感应）也应连接至电路板接地。JTAG时钟应从接头TCK输出引脚环回到接头的RTCK输入引脚（以通过JTAG调试探针检测时钟连续性）。该型号MCU不支持14引脚和20引脚仿真接头上的EMU0和EMU1信号。这些信号应始终通过一对2.2kΩ至4.7kΩ（取决于调试器端口的驱动强度）的板载上拉电阻在仿真接头处配置上拉。通常使用2.2kΩ的阻值。


接头引脚$\overline{\text{RESET}}$是JTAG调试探针接头的开漏输出，通过JTAG调试探针命令使电路板元件复位（仅通过20引脚接头可用）。图 6-24展示了如何将14引脚JTAG接头连接到MCU的JTAG端口信号。图 6-25展示了如何连接到20引脚JTAG接头。20引脚JTAG接头引脚EMU2、EMU3和EMU4未使用，应接地。

备注

JTAG 测试数据输入TDI是引脚的默认多路复用器选择。默认情况下，内部上拉处于禁用状态。如果此引脚被用作JTAG TDI，应该启用内部上拉电阻器或在电路板上增加一个外部上拉电阻器来避免悬空输入。在 cJTAG模式下，此引脚可用作GPIO。


JTAG测试数据输出TDO是引脚的默认多路复用器选择。默认情况下，内部上拉处于禁用状态。

当没有JTAG活动时，TDO功能处于三态模式，使此引脚悬空。应启用内部上拉或在电路板上添加外部上拉，以避免GPIO输入悬空。在cJTAG模式下，此引脚可用作GPIO。



A. cJTAG 选项不需要 TDI 和TDO 连接，这些引脚可用作 GPIO。

图6-24. 连接到14引脚JTAG接头



A. cJTAG 选项不需要 TDI 和TDO 连接，这些引脚可用作 GPIO。

图6-25. 连接到20 引脚JTAG 接头

5.13.7.1 JTAG电气数据和时序

5.13.7.1.1 JTAG时序要求

编号	参数		最小值	最大值	单位
1	$t_{c(TCK)}$	TCK周期时间	66.66		ns
1a	$t_{w(TCKH)}$	TCK高电平脉冲持续时间（t_c的40%）	26.66		ns
1b	$t_{w(TCKL)}$	TCK低电平脉冲持续时间（t_c的40%）	26.66		ns
3	$t_{su(TDI-TCKH)}$	TDI有效至TCK高电平的输入建立时间	7		ns
	$t_{su(TMS-TCKH)}$	TMS有效至TCK高电平的输入建立时间	7		
4	$t_{h(TCKH-TDI)}$	从TCK高电平至TDI有效的输入保持时间	7		ns
	$t_{h(TCKH-TMS)}$	从TCK高电平至TMS有效的输入保持时间	7		

5.13.7.1.2 JTAG 开关特征

在推荐的工作条件下（除非另有说明）

编号	参数		最小值	最大值	单位
2	$t_{d(TCKL-TDO)}$	TCK 低电平到TDO有效的延迟时间	6	20	ns

5.13.7.1.3 JTAG 时序图




图6-26. JTAG 时序

5.13.7.2 cJTAG 电气数据和时序

5.13.7.2.1 cJTAG 时序要求

编号	参数		最小值	最大值	单位
1	$t_{c(TCK)}$	TCK周期时间	100		ns
1a	$t_{w(TCKH)}$	TCK高电平脉冲持续时间（tc的40%）	40		ns
1b	$t_{w(TCKL)}$	TCK低电平脉冲持续时间（tc的40%）	40		ns
3	$t_{su(TMS-TCKH)}$	TMS有效至TCK高电平的输入建立时间	7		ns
	$t_{su(TMS-TCKL)}$	TMS有效至TCK低电平输入建立时间	7		
4	$t_{h(TCKH-TMS)}$	从TCK高电平至TMS有效的输入保持时间	2		ns
	$t_{h(TCKL-TMS)}$	从TCK低电平至TMS有效输入保持时间	2		

5.13.7.2.2 cJTAG 开关特性

在建议运行条件下测得（除非另有说明）

编号	参数		最小值	最大值	单位
2	$t_{d(TCKL-TMS)}$	TCK低电平到TMS有效的延迟时间，	6	20	ns
5	$t_{dis(TCKH-TMS)}$	TCK高电平到TMS禁用的延迟时间，		20	ns

5.13.7.2.3 cJTAG 时序图




图6-27. cJTAG时序

5.13.8 GPIO电气数据和时序

外设信号与通用输入/输出GPIO信号多路复用。复位时GPIO引脚配置为输入。对于特定的输入，用户还能选择输入限定周期的数量来滤除不必要的噪声干扰。

GPIO模块包含输出信号路由块，其允许将各种内部信号路由到GPIO的多路复用器指定节点，并表示为OUTPUTXBARx。GPIO模块还包含输入信号路由块，用于将来自任何GPIO输入的信号路由到不同的IP块，例如ADC、eCAP、ePWM和外部中断。更多信息可查阅用户手册中的“X-BAR”一章。

5.13.8.1 GPIO输出时序

5.13.8.1.1 通用输出开关特征

无补充说明时，均为推荐工况下测试

参数			最小值	最大值	单位
$t_{r(GPO)}$	上升时间，GPIO从低电平切换至高电平	所有GPIO		6(1)	ns
$t_{f(GPO)}$	下降时间，GPIO从高电平切换至低电平	所有GPIO		6(1)	ns
t_{fGPO}	切换频率，GPIO引脚			50	MHz

(1) 上升时间和下降时间随负载而变化。这些值假定负载为 6pF。

5.13.8.1.2 通用输出时序图




图6-28. 通用输出时序

5.13.8.2 GPIO输入时序


5.13.8.2.1 通用输入时序要求

参数			最小值	最大值	单位
$t_{w(SP)}$	采样周期	QUALPRD=0	$1t_{c(SYSCLK)}$		周期
$t_{f(GPO)}$		QUALPRD≠0	$2t_{c(SYSCLK)}$*QUALPRD		周期
$t_{w(IQSW)}$	输入限定符采样窗口		$t_{w(SP)}$*($n^{(1)}$-1)		周期
$t_{w(GPI)}^{(2)}$	GPIO低电平/高电平脉冲持续时间	同步模式	$2t_{c(SYSCLK)}$		周期
		带输入限定	$t_{w(IQSW)}+t_{w(SP)}+1t_{c(SYSCLK)}$		周期

(1) “n”代表由GPxQSELn 寄存器定义的合格样本数量。

(2) 对于$t_{w(GPI)}$，对低电平有效信号在V_{IL}至V_{IL}之间测量脉宽，而高电平有效信号，在V_{IH}至V_{IH}之间测量脉宽。

5.13.8.2.2 采样模式



A. 输入限定将忽略此短时脉冲波干扰。QUALPRD位字段指定了限定采样周期。该位字段可以在00至0xFF之间选择。如果QUALPRD=00，则采样周期为1个SYSCLK周期。对于任何其他的“n”值，限定采样周期为2n SYSCLK周期（也就是说，在每2n个SYSCLK周期上，GPIO引脚将被采样）。

B. 通过GPxCTRL寄存器选择的限定周期会应用于包含8 个GPIO引脚一组。

C. 此限定设置可选择3次或者6次采样。GPxQSELn寄存器选择使用哪种采样模式。

D. 示例中，为了使限定检测到变化，输入应该在10个SYSCLK周期或者更长周期内保持稳定。换句话说，输入应该在(5×QUALPRD×2)个SYSCLK周期内保持稳定。这将确保有5 个采样周期用于检测。由于外部信号是异步驱动的，因此13SYSCLK宽的脉冲确保了可靠的识别。

图6-29. 采样模式

5.13.8.3 输入信号的采样窗口宽度

此处总结了各种输入限定配置下的输入信号的采样窗口宽度。采样频率代表了相对于系统时钟SYSCLK对信号进行采样的频率。

当QUALPRD≠ 0，采样频率=SYSCLK/(2×QUALPRD)

当QUALPRD=0，采样频率=SYSCLK

当QUALPRD≠0，采样周期=SYSCLK周期×2×QUALPRD

在上面的等式中，SYSCLK周期表示SYSCLK 的时间周期。

当QUALPRD=0，采样周期=SYSCLK周期

在给定的采样窗口中，采取输入信号的3个或者6个样片来确定信号的有效性。这是由写入到GPxQSELn寄存器的值确定的。

情况1:

使用3个样本进行限定

当QUALPRD≠0，则采样窗口宽度=（SYSCLK周期x2xQUALPRD）×2

当QUALPRD=0，则采样窗口宽度=（SYSCLK周期）x2

情况2:

使用6个样本进行限定

当QUALPRD≠0，则采样窗口宽度=（SYSCLK周期x2xQUALPRD）×5

当QUALPRD=0，则采样窗口宽度=（SYSCLK周期）x5




图6-30. 通用输入时序

5.13.9 中断

该型号器件的CPU有14条外设中断线路，其中两条INT13和INT14分别直接连接到CPU定时器1和2。其余12条通过增强型外设中断扩展ePIE模块连接到外设中断信号。ePIE将多达16个外设中断多路复用到每条CPU中断线路中，并扩展矢量表以支持每个中断均配置独立的中断向量。这使得CPU能够支持大量外设。

中断路径分为三级：外设、ePIE和CPU。每一级都有其独立的使能和标志寄存器。该系统允许CPU处理一个中断并让其他中断挂起，在软件中实施嵌套中断并确定其优先级，以及在某些关键任务期间禁用中断。

图 6-31所示为该器件的中断架构。




图6-31. 器件中断架构

5.13.9.1 外部中断 (XINT) 电气数据和时序

有关输入限定符参数的说明，请参阅“通用输入时序要求”表。

5.13.9.1.1 外部中断时序要求

参数			最小值	最大值	单位
$t_{w(INT)}$	INT输入低电平/高电平脉冲持续时间	同步	$2t_{c(SYSCLK)}$		周期
		带限定符	$t_{w(IQSW)}+t_{w(SP)}+1t_{c(SYSCLK)}$		周期

5.13.9.1.2 外部中断开关特性

在建议运行条件下测得（除非另有说明）

参数		最小值	最大值	单位
$t_{d(INT)}$	INT低电平/高电平到中断矢量抓取(1)延时时间	$t_{w(IQSW)}+14t_{c(SYSCLK)}$	$t_{w(IQSW)}+t_{w(SP)}+14t_{c(SYSCLK)}$	周期

(1) 这是假设 ISR 是在单周期存储器中。

5.13.9.1.3 外部中断时序




图6-32. 外部中断时序

5.13.10 低功率模式

该器件具有停机HALT、空闲IDLE和待机STANDBY三种时钟门控低功耗模式。

有关所有低功耗模式的更多详细信息以及进入和退出过程，可查阅用户手册的“低功耗模式”章节。

5.13.10.1 时钟门控低功耗模式

该器件上的空闲和停机模式与其它同系列器件上的类似。表 6-15描述了进入任何一种时钟门控低功耗模式时对系统的影响。

表6-15. 时钟门控低功耗模式对器件的影响

模块/时钟域	空闲	待机	停机
SYSCLK	运行	门控	门控
CPUCLK	门控	门控	门控
连接到PERx.SYSCLK的模块的时钟	运行	门控	门控
WDCLK	运行	运行	CLKSRCCTL1.WDHALTI=0时进行门控
PLL	供电	供电	软件必须在进入HALT之前关闭PLL。
INTOSC1	供电	供电	CLKSRCCTL1.WDHALTI=0时断电
INTOSC2	供电	供电	CLKSRCCTL1.WDHALTI=0时断电
闪存(1)	供电	供电	供电
XTAL(2)	供电	供电	供电

(1) 在任意LPM下，闪存模块不会由硬件断电。如果应用需要，可使用软件将其断电。更多信息，可查阅用户手册“系统控制”一章的“闪存和OTP存储器”部分。

(2) 在任何LPM下，XTAL不会由硬件断电。可以通过软件将XTALCR.OSCOFF位设置为1来断电。如果不需要XTAL，可在应用期间的任何时间完成此操作。

5.13.10.2 低功耗模式唤醒时序

有关输入限定符参数的说明，请参阅“通用输入时序要求”表。

5.13.10.2.1 空闲模式时序要求

参数			最小值	最大值	单位
$t_{w(WAKE)}$	脉冲持续时间，外部唤醒信号	无输入限定	$2t_{c(SYSCLK)}$		周期
		带输入限定	$2t_{c(SYSCLK)}+t_{w(IQSW)}$		周期


5.13.10.2.2 空闲模式开关特性

在推荐的运行条件下测得（除非另有说明）

参数				最小值	最大值	单位
$t_{d(WAKE-IDLE)}$	外部唤醒信号到程序执行重新开始的延时(1)	来自闪存（活动状态）	无输入限定		$40t_{c(SYSCLK)}$	周期
			带输入限定		$40t_{c(SYSCLK)}+t_{w(WAKE)}$	周期
$t_{d(WAKE-IDLE)}$	外部唤醒信号到程序执行重新开始的延时(1)	来自RAM	无输入限定		$25t_{c(SYSCLK)}$	周期
			带输入限定		$25t_{c(SYSCLK)}+t_{w(WAKE)}$	周期

(1) 这个时间是在 IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。

5.13.10.2.3 进入和退出空闲模式时序图



A. WAKE唤醒信号可以是任何启用的中断、WDINT或XRSn。IDLE指令执行后，在唤醒信号生效前最少等待5个OSCCLK周期。

图6-33. 进入和退出空闲模式时序图

5.13.10.2.4 待机模式时序要求

参数			最小值	最大值	单位
$t_{w(WAKE-INT)}$	脉冲持续时间，外部唤醒信号	QUALSTDBY=0|$2t_{c(OSCCLK)}$	$3t_{c(OSCCLK)}$		周期
		QUALSTDBY>0|(2+QUALSTDBY)$t_{c(OSCCLK)}$(1)	(2+QUALSTDBY)*$t_{c(OSCCLK)}$		周期

(1) QUALSTDBY是LPMCR寄存器中的一个6位字段。

5.13.10.2.5 待机模式开关特征


在推荐的工作条件下（除非另有说明）

参数		测试条件	最小值	最大值	单位
$t_{d(IDLE-XCOS)}$	IDLE指令被执行到XCLKOUT停止的延迟时间			$16t_{c(INTOSC1)}$	周期
$t_{d(WAKE-STBY)}$	外部唤醒信号到程序执行重新开始的延迟时间(1)	从闪存唤醒（活动状态）		$175t_{c(SYSCLK)}+t_{w(WAKE-INT)}$	周期
$t_{d(WAKE-STBY)}$	外部唤醒信号到程序执行重新开始的延迟时间(1)	从RAM唤醒		$3t_{c(OSC)}+15t_{c(SYSCLK)}+t_{w(WAKE-INT)}$	周期

(1) 这个时间是在 IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。

5.13.10.2.6 待机模式进入和退出时序图

A. 执行空闲指令将器件置于待机模式。



B. LPM模块响应待机信号，SYSCLK在关闭之前最多保持16个INTOSC1时钟周期。此延迟使CPU流水线和待处理的操作能正确刷新。

C. 外设的时钟被关闭。然而，PLL和看门狗并未关闭。器件处于待机模式。IDLE指令执行后，在唤醒信号生效前最少需要5个OSCCLK周期的延迟。

D. 外部唤醒信号被驱动为有效。

E. 馈送到GPIO引脚的唤醒信号必须符合最小脉冲宽度要求。此外，唤醒信号不能有毛刺。如果噪声信号馈送到GPIO引脚，器件的唤醒行为将是不确定的，并且在随后的唤醒脉冲中器件可能不会退出低功耗模式。

F. 在延迟周期后，退出待机模式。

G. 正常执行重新开始。器件将响应启用的中断。

图6-34. 待机模式进入和退出时序图

5.13.10.2.7 停机模式时序要求

参数		最小值	最大值	单位
$t_{w(WAKE-GPIO)}$	GPIO唤醒信号(1) 脉冲持续时间	$t_{oscst}+2t_{c(OSCCLK)}$		周期
$t_{w(WAKE-XRS)}$	XRS唤醒信号(1) 脉冲持续时间	$t_{oscst}+8t_{c(OSCCLK)}$		周期


(1) 对于将X1/X2用于OSCCLK的应用，用户必须定型其特定的振荡器启动时间，因为其与器件外部的电路/布局相关。更多信息可查阅*晶体振荡器XTAL*部分。对于使用INTOSC1或INTOSC2作为OSCCLK的应用，可查阅“内部振荡器”部分确认t_{oscst}。振荡器启动时间不适用于在X1引脚上使用单端时钟源的应用，因为它由器件外部电路提供。

5.13.10.2.8 停机模式开关特征

在建议运行条件下（除非另有说明）

参数			最小值	最大值	单位
$t_{d(IDLE-XCOS)}$	IDLE指令被执行到XCLKOUT停止的延迟时间			$16t_{c(INTOSC1)}$	周期
$t_{d(WAKE-HALT)}$	外部唤醒信号结束到CPU程序执行重新开始的延迟时间	从闪存唤醒闪存处于活动态		$75t_{c(OSCCLK)}$	周期
		从RAM唤醒		$75t_{c(OSCCLK)}$	

5.13.10.2.9 进入和退出停机模式时序图



A. 执行IDLE指令以将器件置于停机模式。

B. LPM模块响应HALT信号，SYSCLK在关闭之前最多保持16个INTOSC1时钟周期。此延迟使CPU流水线和其他待处理的操作能够正确刷新。

C. 到外设的时钟被关闭并且PLL被关断。如果一个石英晶振或者陶瓷谐振器被用作时钟源，内部振荡器也被关断。器件处于停机模式，并且功耗非常低。可以停机模式中保持内部振荡器（INTOSC1和INTOSC2）以及看门狗处于活动中。为实现这一点，需要向CLKSRCCTL1.WDHALTI写入1。IDLE指令执行后，在唤醒信号生效前最少需要5个OSCCLK周期的延迟。

D. 当GPIOn引脚（用于使器件退出HALT模式）驱动低电平时，振荡器被打开并且振荡器唤醒过程启动。只有当振荡器稳定时，GPIO才应被驱动为高电平。这使得在PLL锁定期间提供干净的时钟信号。由于GPIO引脚的下降沿会以异步方式开始唤醒过程，因此在进入停机模式之前和在此模式期间，应保持低噪声环境。

E. 馈送到GPIO引脚的唤醒信号必须符合最小脉冲宽度要求。此外此信号不能有毛刺。如果噪声信号馈送到GPIO引脚，器件的唤醒行为将是不确定的。且在随后的唤醒脉冲中器件可能不会退出低功耗模式。

F. 当内核的CLKIN启用时，器件将在一些延迟后响应启用的中断。器件退出停机模式。

G. 恢复正常运行。

H. 用户必须在停机唤醒时重新锁定PLL，以确保稳定的PLL锁定。

图6-35. 进入和退出停机模式时序图

5.14 模拟外设

本节主要介绍模拟子系统模块。

该器件的模拟模块包括模数转换器ADC、温度传感器、比较器子系统CMPSS和CMPSS Lite。

模拟子系统具有以下特性：

- 灵活的电压基准
  - ADC以V_{REFHI}和V_{SSA}引脚为基准
    - V_{REFHI}引脚电压可由外部驱动或由内部带隙电压基准生成。
    - 内部电压基准范围可选为0V至3.3V，或0V至2.5V
  - 比较器DAC以V_{DDA}和V_{SSA}为基准
- 灵活地引脚运用
  - 比较器子系统输入和数字输入AIO/输出AGPIO与ADC输入进行多路复用
  - 低比较器DAC(CMPx_DACL)可选择性输出到多路复用ADC引脚供外部使用（不包括使用CMPSS比较功能）
  - 所有ADC上的V_{REFLO}内部连接，用于失调电压自我校准

图 6-36展示了所有封装的模拟子系统框图。图 6-37展示了模拟组连接。节 6.14.1列出了模拟引脚和内部连接。节6.14.2列出了模拟信号的说明。





图6-36. 模拟子系统框图



Note: AIOs support digital input mode only.

注意：AIO仅支持数字输入模式。

图6-37. 模拟组连接

5.14.1 模拟引脚和内部连接

表6-16. 模拟引脚和内部连接

引脚名称	引脚/封装				ADC		DAC	比较器子系统（多路复用器）				AIO 输入/GPIO
	80 QP	64 QP	48 QP	32 QN	A	C		高正	高负	低正	低负	
VREFHI	20	16	12	-(4)								
VREFLO	21	17	13	-(4)	A13	C13						
模拟组1								**CMP1**				
A6	10	6	4(1)	2(1)	A6	-		CMP1 (HPMXSEL=2)		CMP1 (LPMXSEL=2)		GPIO228(3)
A2/C9	13	9	6	4	A2	C9		CMP1 (HPMXSEL=0)		CMP1 (LPMXSEL=0)		GPIO224(3)
A15/C7	14	10	7(1)	5(1)	A15	C7		CMP1 (HPMXSEL=3)	CMP1 (HNMXSEL=0)	CMP1 (LPMXSEL=3)	CMP1 (LNMXSEL=0)	AIO233
A11/C0	16	12	8	6(1)	A11	C0		CMP1 (HPMXSEL=1)	CMP1 (HNMXSEL=1)	CMP1 (LPMXSEL=1)	CMP1 (LNMXSEL=1)	AIO237
A1	18	14	10	7(1)	A1	-		CMP1 (HPMXSEL=4)		CMP1 (LPMXSEL=4)		AIO232
模拟组2								**CMP2**				
A10/C10	29	25	21	13(1)	A10	C10		CMP2 (HPMXSEL=3)	CMP2 (HNMXSEL=0)	CMP2 (LPMXSEL=3)	CMP2 (LNMXSEL=0)	GPIO230(3)
模拟组3								**CMP3**				
C6	11	7	4(1)	2(1)	-	C6		CMP3 (HPMXSEL=0)		CMP3 (LPMXSEL=0)		GPIO226(3)
A3/C5	12	8	5	3	A3	C5		CMP3 (HPMXSEL=3)	CMP3 (HNMXSEL=0)	CMP3 (LPMXSEL=3)	CMP3 (LNMXSEL=0)	GPIO242(3)
A14/C4	15	11	7(1)	5(1)	A14	C4		CMP3 (HPMXSEL=4)		CMP3 (LPMXSEL=4)		AIO239
A5/C2	17	13	9	6(1)	A5	C2		CMP3 (HPMXSEL=1)	CMP3 (HNMXSEL=1)	CMP3 (LPMXSEL=1)	CMP3 (LNMXSEL=1)	AIO244
A0/C15/CMP1_DACL	19	15	11	7(1)	A0	C15	CMP1_DACL	CMP3 (HPMXSEL=2)		CMP3 (LPMXSEL=2)		AIO231
模拟组4								**CMP4**				
A7/C3	23	19	15	8(1)	A7	C3		CMP4 (HPMXSEL=1)	CMP4 (HNMXSEL=1)	CMP4 (LPMXSEL=1)	CMP4 (LNMXSEL=1)	AIO245
组合模拟组2/4								**CMP2/4**				
A12/C1	22	18	14	8(1)	A12	C1		CMP2 (HPMXSEL=1) CMP4 (HPMXSEL=2)	CMP2 (HNMXSEL=1)	CMP2 (LPMXSEL=1) CMP4 (LPMXSEL=2)	CMP2 (LNMXSEL=1)	AIO238
A8/C11	24	20	16	9	A8	C11		CMP2 (HPMXSEL=4) CMP4 (HPMXSEL=4)		CMP2 (LPMXSEL=4) CMP4 (LPMXSEL=4)		AIO241
A4/C14	27	23	19	12	A4	C14		CMP2 (HPMXSEL=0) CMP4 (HPMXSEL=3)	CMP4 (HNMXSEL=0)	CMP2 (LPMXSEL=0) CMP4 (LPMXSEL=3)	CMP4 (LNMXSEL=0)	AIO225
A9/C8	28	24	20	13(1)	A9	C8		CMP2 (HPMXSEL=2) CMP4 (HPMXSEL=0)		CMP2 (LPMXSEL=2) CMP4 (LPMXSEL=0)		GPIO227(3)
其他模拟												
温度传感器(2)	-	-	-	-	-	C12		CMP2 (HPMXSEL=5)				
A16/C16	4	2	2	32	A16	C16						GPIO28(3)
A17/C17	33	27	22	-	A17	C17						GPIO20(3)
A18/C18	34	28	-	-	A18	C18						GPIO21(3)

引脚名称	引脚/封装				ADC		DAC	比较器子系统（多路复用器）				AIO 输入/GPIO
	80 QP	64 QP	48 QP	32 QN	A	C		高正	高负	低正	低负	
A19/C19	35	29	23	-	A19	C19						GPIO13(3)
A20/C20	36	30	24	-	A20	C20						GPIO12(3)

(1) 信号与另一信号在该封装上作为单个引脚接合在一起。

(2) 仅限内部连接；不连接到器件引脚。

(3) 这些模拟引脚上的GPIO支持完整的数字输入和输出功能，称为AGPIO。默认情况下，AGPIO处于未连接状态；即模拟和数字功能都被禁用。配置的详细信息，可查阅*ADC引脚上的数字输入和输出(AGPIO)* 部分。

(4) 在QFN32封装上，VREFHI在内部连接到VDDA，而VREFLO在内部连接到VSSA。

5.14.2 模拟信号说明

表6-17. 模拟信号说明

信号名称	说明
AIOx	ADC引脚上的数字输入
Ax	ADC A输入
Cx	ADC C输入
CMPx_HNy	比较器子系统高边比较器负输入
CMPx_HPy	比较器子系统高边比较器正输入
CMPx_LNy	比较器子系统低边比较器负输入
CMPx_LPy	比较器子系统低边比较器正输入
CMPx_DACL	来自低边CMPSS DAC的DAC输出（可连接到外部引脚）
温度传感器	内部温度传感器

5.14.3 模数转换器ADC

本器件集成的ADC模块是一个逐次逼近SAR型ADC，具有12位分辨率。本节将转换器的模拟电路称为“内核”，包括通道选择MUX、采样保持S/H电路、逐次逼近电路、电压基准电路和其它模拟支持电路。转换器的数字电路被称为“包装器”，包括用于可编程转换的逻辑、结果寄存器、模拟电路接口、外设总线接口、后处理电路以及其它片上模块接口。

每个ADC模块都包含一个采样保持S/H电路。ADC模块被设计成在同一个芯片上重复多次，从而实现多个ADC的同步采样或独立运行。ADC包装器基于转换启动SOC（可查阅用户手册中“模数转换器ADC”章节的“SOC工作原理”部分）。

每个ADC具有以下特性：

- 12位分辨率
- 由VREFHI/VREFLO设定比例的外部基准模式
- 2.5V或3.3V的可选内部基准模式
- 单端信号模式
- 具有多达21个通道的输入多路复用器
- 16个可配置SOC
- 16个可单独寻址的结果寄存器
- 多个触发源
  - 软件立即启动
  - 所有ePWM：ADCSOC A或B
  - GPIO XINT2
  - CPU定时器0/1/2
  - ADCINT1/2
- 四个灵活的PIE中断
- 突发模式触发选项
- 四个后处理块，每块具有：
  - 饱和偏移量校准
  - 设定点计算的误差
  - 高电平、低电平和过零比较功能，且可触发中断和ePWM跳闸
  - 触发至采样延迟采集

备注

并非每个ADC通道都通过引脚输出。可查阅“引脚配置和功能”部分以确定可用的通道。

ADC内核和ADC包装器的框图如图 6-38 所示。




图6-38. ADC 模块框图

5.14.3.1 ADC 的可配置性

部分ADC的配置由SOC单独控制，而其它配置则通过每个ADC模块全局控制。表 6-18 汇总了基本的ADC选项及其可配置层级。

表6-18. ADC 选项和配置级别

选项	可配置层级
时钟	按照模块(1)
分辨率	不可配置（仅限12位分辨率）
信号模式	不可配置（仅限单端信号模式）
基准电压源	对所有模块均为外部或内部
触发源	按照SOC(1)
转换后的通道	按照SOC
采集窗口持续时间	按照SOC(1)
EOC位置	按照模块
突发模式	按照模块(1)

(1) 将这些值以不同方式写入不同的ADC模块可能会导致ADC异步工作。有关ADC何时同步或异步运行的指导，可查阅用户手册中“模数转换器 (ADC)”一章的 “确保同步运行”一节。

5.14.3.1.1 信号模式

ADC支持单端信号模式。以VREFLO为参考通过单个引脚(ADCINx)对转换器的输入电压进行采样。




图6-39. 单端信号模式

5.14.3.2 ADC电气数据和时序

备注

ADC输入应保持低于V_{DDA}+0.3V。当输入高于此电平，ADC会通过两种机制对其它通道产生干扰：

- ADC输入过压将通过驱CMPSS多路复用器，从而干扰所有其它共用CMPSS多路复用器的通道。无论ADC是否对过压输入进行采样，这种干扰都会持续存在
- 当ADC对过压输入进行采样时，V_{REFHI}将被上拉至更高的电平。这将干扰任意后续ADC通道的转换，直到V_{REF}稳定下来

备注

V_{REFHI}引脚必须保持低于V_{DDA}+0.3V，以确保正常工作。如果V_{REFHI}引脚超过此电平，可能会引起阻塞电路，并且V_{REFHI}的内部值可能会浮动至0V，从而导致ADC转换错误。

5.14.3.2.1 ADC 运行条件

在建议运行条件下测得（除非另有说明）

		最小值	典型值	最大值	单位
ADCCLK 源自PERx.SYSCLK	AVP32F00157	5		60	MHz
采样率	120MHz SYSCLK AVP32F00157			5.3	MSPS
采样窗口持续时间 由ACQPS和PERx.SYSCLK设置(1)	R_s为50Ω或更小，引脚复用AIO	50			ns
	R_s为50Ω或更小，引脚复用AGPIO	65			
V_{REFHI}	外部基准	2.25	2.5或3.0	V_{DDA}	V
V_{REFHI}(2)	内部基准电压=3.3V范围	1.485	1.65	1.815	V
	内部基准电压=2.5V范围	2.25	2.5	2.75	V
V_{REFHI}	QFN32封装	V_{DDA}	V_{DDA}	V_{DDA}	V
V_{REFLO}		V_{SSA}		V_{SSA}	V
V_{REFHI}-V_{REFLO}		2.25		V_{DDA}	V
转换范围	内部基准电压=3.3V范围	0		3.3	V
	内部基准电压=2.5V范围	0		2.5	V
	外部基准	V_{REFLO}		V_{REFHI}	V
	QFN32封装	0		V_{DDA}(3)	V

(1) 采样窗口还必须至少达到1 个ADCCLK周期的长度，才能确保ADC正确运行。

(2) 内部基准模式下，基准电压由器件从V_{REFHI}引脚驱动。在此模式下用户不应将电压驱动到该引脚。

(3) 针对QFN32封装，V_{REFHI}在内部连接至V_{DDA}，而V_{REFLO}在内部连接至V_{SSA}。QFN32封装不支持内部基准模式。

5.14.3.2.2 ADC 特性

在建议运行条件下测得（除非另有说明）

参数		最小值	典型值	最大值	单位
通用					
ADCCLK转换周期	120MHz SYSCLK	10.1		11	ADCCLK
上电时间	外部基准模式			100	μs
	内部基准模式			2500	μs
	在2.5V和3.3V范围之间切换时采用内部基准模式。			2500	μs
VREFHI输入电流(1)		130			μA
内部基准电容值(2)		2.2			μF
外部基准电容值(2)		2.2			μF
直流特性					
增益误差	内部基准电压	–16.18	±5.95	16.18	LSB
	外部基准	-10	±5.95	10	
失调电压误差		–2.526		2.526	LSB
通道间增益误差(4)		-2		2	LSB
通道间失调电压误差(4)		-2		2	LSB
ADC间增益误差(5)	所有ADC的VREFHI和VREFLO都相同	-1		1	LSB
ADC间失调电压误差(5)	所有ADC的VREFHI和VREFLO都相同	-1		2	LSB
DNL误差		>–1		1	LSB
INL误差		-1		1	LSB
ADC间隔离	VREFHI=2.5V，同步ADC	-1		1	LSB
交流特性					
SNR(3)	VREFHI=2.5V，fin=100kHz，SYSCLK源自X1		70.06 理想时钟源		dB
	VREFHI=2.5V ， fin=100kHz ，SYSCLK源自INTOSC		70.06 理想时钟源		
THD(3)	VREFHI=2.5V，fin=100kHz		-76.13		dB
SFDR(3)	VREFHI=2.5V，fin=100kHz		77.69		dB
SINAD(3)	VREFHI=2.5V，fin=100kHz，SYSCLK源自X1		69.62 理想时钟源		dB
	VREFHI=2.5V ， fin=100kHz ，SYSCLK源自INTOSC		69.62 理想时钟源		
ENOB(3)	VREFHI=2.5V，fin=100kHz，SYSCLK源自X1，单个ADC		11.27		位
	VREFHI=2.5V ， fin=100kHz ，SYSCLK源自X1，同步 ADC		11.27		
	VREFHI=2.5V ， fin=100kHz ，SYSCLK源自X1，异步ADC		不支持		
PSRR	VDD=1.1V直流+100mV		51.42		dB

参数		最小值	典型值	最大值	单位
	直流至正弦（1kHz时）				
	VDD=1.1V直流+100mV 直流至正弦（300kHz时）		51.42		
	VDDA=3.3V直流+200mV 直流至正弦（1kHz时）		57.44		
	VDDA=3.3V直流+200mV 正弦（900kHz时）		57.44		

(1) 当ADC 输入大于V_{DDA}时，V_{REFHI}上的负载电流会增加。这会导致转换不准确。

(2) 最好使用封装尺寸为0805或更小的陶瓷电容器。容值精度 ±20%。

(3) 为了实现减少电容耦合和串扰的最佳实践，尽可能减少与ADC 输入和V_{REFHI}引脚相邻的引脚上的IO活动。

(4) 同一ADC 模块的所有通道之间的差异。

(5) 与其他 ADC 模块相比的最坏情况变化。

5.14.3.2.3 每个引脚的ADC性能

每个引脚的ADC性能均受相邻引脚的影响。以下各图详细说明了这些引脚的性能差异。




图 6-40. LQFP80封装和LQFP64封装每个通道的ENOB分布




图6-41. LQFP 48封装每个通道的ENOB分布




图6-42. QFN32封装每个通道的ENOB分布

5.14.3.2.4 ADC 输入模型

表 6-19和图 6-43展示了ADC输入特性。

表6-19. 输入模型参数

	说明	基准模式	值
C_p	寄生输入电容	全部	查阅表6-20, 表6-21、表6-22和表6-23
R_{ON}	采样开关电阻	外部基准，2.5V内部基准	500Ω
		3.3V内部基准	860Ω
C_h	采样电容器	外部基准，2.5V内部基准	12.5pF
		3.3V内部基准	7.5pF
R_s	标称源阻抗	全部	50Ω




图6-43. 输入模型

应将此输入模型与实际信号源阻抗进行适配，以确定采保窗口持续时间。更多信息可查阅用户手册中“模数转换器 (ADC)”一章的“选择采保窗口持续时间”部分。

表6-20. 80 引脚 LQFP 的每通道寄生电容

ADC 通道	C_p (pF)	
	比较器禁用	比较器启用
A0/C15/CMP1_DACL	7.7	10.2
A1	1.6	4.1
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2	2	4.5
A6	1.4	3.9
A7/C3	1.9	4.4
A8/C11	2.2	4.7
A9/C8	2.3	4.8
A10/C10	2	4.5
A11/C0	2.4	4.9
A12/C1	3.2	5.7
A14/C4/ADCINCAL	2.4	4.9
A15/C7	3	5.5
A16/C16	2.4	4.9
A17/C17	2.7	5.2
A18/C18	2.7	5.2
A19/C19	2.7	5.2

ADC 通道	C_p (pF)	
	比较器禁用	比较器启用
A20/C20	2.7	5.2
C6	1.7	4.2

表6-21. LQFP64 封装每个通道的寄生电容

ADC 通道	C_p (pF)	
	比较器禁用	比较器启用
A0/C15/CMP1_DACL	7.7	10.2
A1	1.6	4.1
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2	2	4.5
A6	1.4	3.9
A7/C3	1.9	4.4
A8/C11	2.2	4.7
A9/C8	2.3	4.8
A10/C10	2	4.5
A11/C0	2.4	4.9
A12/C1	3.2	5.7
A14/C4/ADCINCAL	2.4	4.9
A15/C7	3	5.5
A16/C16	2.4	4.9
A17/C17	2.7	5.2
A18/C18	2.7	5.2
A19/C19	2.7	5.2
A20/C20	2.7	5.2
C6	1.7	4.2

表6-22. LQFP48封装每个通道的寄生电容

ADC 通道	Cp (pF)	
	比较器禁用	比较器启用
A0/C15/CMP1_DACL	7.7	10.2
A1	1.6	4.1
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2	2	4.5
A6/C6	3.1	8.1
A7/C3	1.9	4.4
A8/C11	2.2	4.7
A9/C8	2.3	4.8
A10/C10	2	4.5
A11/C0	2.4	4.9
A12/C1	3.2	5.7
A14/A15/C4/C7/ADCINCAL	5.4	10.4
A16/C16	2.4	4.9
A17/C17	2.7	5.2
A19/C19	2.7	5.2
A20/C20	2.7	5.2

表6-23. QFN32封装每个通道的寄生电容

ADC 通道	C_p (pF)	
	比较器禁用	比较器启用
A0/A1/C15/CMP1_DACL	9.3	14.3
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2/A11/C0	4.4	9.4
A6/C6	3.1	8.1
A7/C3/A12/C1	5.1	10.1
A8/C11	2.2	4.7
A9/C8/A10/C10	4.3	9.3
A14/A15/C4/C7/ADCINCAL	5.4	10.4
A16/C16	2.4	4.9

5.14.3.2.5 ADC时序图

图6-44展示了在假设条件下两个SOC对应的ADC转换时序：

- SOC0和 SOC1配置为使用相同的触发器。
- 触发发生时，没有其它SOC正在转换或挂起。
- 轮循轮指针处于使SOC0首先转换的状态。
- ADCINTSEL中断选择配置如下，在SOC0的转换结束触发一个中断标志，该标志是否传送到CPU并触发中断由PIE模块中的配置决定）。

表6-24 列出了ADC时序参数的说明。表6-25列出了ADC时序。




图6-44. ADC时序

表6-24. ADC时序参数说明

参数	说明
t_{SH}	S+H 采保窗口的持续时间。 在该窗口结束，采保电容器上的值则变为待转换成数字值的电压。持续时间由ACQPS+1个SYSCLK周期计算得出。ACQPS可以为每个SOC单独配置，因此对于不同的SOC，t_{SH}不一定相同。 **注意：**无论器件时钟设置如何，采保电容器上的值均在采保窗口结束前大约5ns时被采集。
t_{LAT}	从采保窗口结束到ADC结果锁存到ADCRESULTx 寄存器的时间。 如果在此时间之前读取ADCRESULTx寄存器，返回的是之前的转换结果。
t_{EOC}	从采保窗口结束到下一个ADC转换的采保窗口开始的时间间隔。后续采样可以在锁存转换结果之前开始。
t_{INT}	从采保窗口结束到设置ADCINT标志（如使能）的时间。 如果ADCCTL1寄存器中的INTPULSEPOS位被置位，t_{INT}将与转换结束EOC信号保持同步。 如果INTPULSEPOS位为0，t_{INT}将与采保窗口的结束保持同步。如果t_{INT}触发读取ADC结果寄存器（通过触发读取结果的ISR来读取），必须注意确保读取发生在结果锁存之后（否则，读取的是之前的结果）。 如果INTPULSEPOS位为0，并且ADCINTCYCLE寄存器中的OFFSET字段不为0，则在设置ADCINT标志之前会有OFFSET个SYSCLK周期的延迟。此延迟可用于在采样准备就绪时进入ISR。

表6-25. 12位模式下的ADC时序

ADCCLK预分频		SYSCLK周期			
ADCCTL2预分频	预分频比	t_{EOC}	t_{LAT}	$t_{INT(Early)}$ (1)	$t_{INT(Late)}$
0	1	11	13	0	11
2	2	21	23	0	21
4	3	31	34	0	31
6	4	41	44	0	41
8	5	51	55	0	51
10	6	61	65	0	61
12	7	71	76	0	71
14	8	81	86	0	81

(1) 默认情况下，如果INTPULSEPOS 为0，则t_{INT} 在S+H 窗口后的一个 SYSCLK 周期内发生。这可以通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段来改变。

5.14.4 温度传感器

5.14.4.1 温度传感器的电气数据和时序

温度传感器可用于测量器件结温。温度传感器通过与ADC的内部连接进行采样，并通过软件转换为温度。在对温度传感器进行采样时，ADC必须满足“温度传感器特性”表中的采集时间要求。

5.14.4.1.1 温度传感器特征

在建议运行条件下测得（除非另有说明）

参数			最小值	典型值	最大值	单位
T_{acc}	温度精度	内部基准（-40°C至30°C）	-3.37		3.37	°C
		内部基准（30°C至85°C）	-3.37		3.37	°C
		内部基准（85°C至125°C）	-3.37		3.37	°C
		内部基准（125°C至140°C）	-3.37		3.37	°C
		内部基准（140°C至155°C）	-3.37		3.37	°C
		外部基准（-40°C至30°C）	-3.37		3.37	°C
		外部基准（30°C至140°C）	-3.37		3.37	°C
		外部基准（140°C至155°C）	-3.37		3.37	°C
$t_{startup}$	启动时间 采样控制使能到采样温度传感器			16		μs
t_{acq}	ADC 采集时间		307.8			ns

5.14.5 比较器子系统CMPSS

比较器子系统CMPSS由模拟比较器和其它支持电路组成，这些电路对于峰值电流模式控制、开关模式电源、功率因数校正、电压跳闸监控等电源应用非常有用。

该器件包含两种型号的比较器子系统模块：CMPSS和CMPSS_LITE。这些模块共用一个通用架构，但是部分特性只有完整CMPSS模块支持，而CMPSS_LITE模块并不支持。

比较器子系统基于多个模块构建而成。每个子系统包含两个比较器、两个12位基准DAC（CMPSS_LITE上集成为9.5位有效基准DAC）和两个数字滤波器。该子系统还包括两个斜坡发生器（仅限完整的CMPSS模块，而CMPSS_LITE模块并不支持）。比较器在每个模块中用“H”或“L”表示，其中“H”代表高边，“L”代表低低边。每个比较器都会生成一个数字输出，指示正输入端的电压是否大于负输入端的电压。比较器的正输入由一个外部引脚驱动。负输入可由外部引脚或可编程基准12位DAC驱动。每个比较器输出都会经过一个可编程的数字滤波器，该滤波器可以过滤噪声跳变信号。如果不需要，也可以使用未滤波的输出。两个斜坡发生器电路可用于控制该子系统中高电平和低电平比较器的基准12位DAC值（仅限完整CMPSS模块，CMPSS_LITE并不支持）。

每个CMPSS包含：

- 两个模拟比较器
- 两个可编程12位DAC的基准（CMPSS_LITE模块为9.5位有效DAC）
- 双斜坡发生器（仅限完整CMPSS，CMPSS_LITE模块未集成）
- 两个数字滤波器，最大滤波器时钟预分频为2^{24}

- 支持将各个子模块与EPWMSYNCPER同步
- 支持通过EPWMBLANK扩展清除信号
- 支持将输出与SYSCLK同步
- 支持锁存输出
- 支持反转输出
- 可选择在输入端使用迟滞
- 可选择通过外部信号或基准DAC驱动比较器的负输入
- 可选择在外部引脚上使用低边比较器DAC输出CMPx_DACL（仅限部分模块，不支持与比较功能同时使用）
- 从外部连接到CMPSS滤波器
- 从待机状态唤醒并停止LPM低功耗模式，由CMPSS跳闸输出进行触发

5.14.5.1 CMPSS模块

该器件包含两种不同规格的CMPSS模块：CMPSS完整型模块和CMPSS_LITE（功能简化且性能降低）。表 6-26总结了这两种型号在特性上的差异。

表6-26. CMPSS 和CMPSS_LITE 特性比较

特性	CMPSS	CMPSS_LITE
高电平和低电平比较器	是	是
双12位基准DAC	是	是（9.5位有效）
DAC斜坡生成	是	否
外部引脚上提供低DAC输出	是（部分场景）	否
数字滤波器	是	是
性能	完整性能	性能有所降低

5.14.5.2 CMPx_DACL

部分CMPSS模块支持缓冲到引脚的DAC输出。CMPSS模块的此CMPx_DACL输出使用指定CMPSS模块的低边DAC。当使用来自CMPSS模块的DAC输出时，该模块的所有其它CMPSS模块功能均不可用。

有关特定器件可用的CMPx_DACL模块，可查阅模拟引脚和内部连接 表的DAC列。有关DAC输出功能，可查阅CMPx_DACL的缓冲输出电气特性 部分。

5.14.5.3 CMPSS 连接图




图6-45. CMPSS 连接

5.14.5.4 模块框图

CMPSS模块框图如图6-46所示。CMPSS_LITE模块框图如图6-47所示。

- CTRIPx（x="H"或"L"）信号连接到ePWM X-BAR，用于ePWM跳变响应。有关ePWM X-BAR多路复用器配置的更多详细信息，可查阅用户手册中的"增强型脉宽调制器 (ePWM)"一章。
- CTRIPxOUTx（x="H"或"L"）信号连接到输出X-BAR，用于外部信号。有关输出X-BAR多路复用器配置的更多详细信息，可查阅用户手册中的"通用输入/输出 (GPIO)"一章。





图6-46. CMPSS模块框图



(1) CMPSS_LITE Reference DAC is 9.5-bit effective

图6-47. CMPSS_LITE模块框图

每个12位基准DAC都可以配置为将基准电压驱动到相应比较器的负输入端。部分CMPSS模块还允许将低边DAC输出路由到引脚以用作外部DAC。在这种情况下所有其它CMPSS模块功能均不可用、包括高边DAC、两个比较器、斜坡生成和数字滤波器。12位基准DAC电路如图6-48所示。




图6-48. 参考设计方框图

5.14.5.5 CMPSS 电气数据和时序

5.14.5.5.1 CMPSS 电气特性

无补充说明时，在建议运行条件下测得

参数		测试条件	最小值	典型值	最大值	单位
TPU	上电时间				500	μs
比较器输入(CMPINxx)范围			0		V_{DDA}	V
以输入为基准的失调电压误差		低共模，反相输入设置为 50mV	-4.2		3.01	mV
迟滞(1)		1x	9	12	13	LSB
		2x	19	23	26	
		3x	29	34	39	
		4x	38	45	52	
响应时间（从CMPINx 输入更改到ePWM X-BAR输出或X-BAR输出的延迟）		阶跃响应			11	ns
		斜坡响应 (1.65V/μs)			11	
		斜坡响应 (8.25mV/μs)			12.5	
PSRR	电源抑制比	可达250kHz		50.69		dB
CMRR	共模抑制比		48.3			dB

(1) CMPSS DAC用作确定应用多少迟滞的基准。因此，迟滞将随CMPSS DAC基准电压而变化。迟滞适用于所有比较器输入源配置。

5.14.5.5.2 CMPSS_LITE 电气特性

无补充说明时，在建议运行条件下测得

参数		测试条件	最小值	典型值	最大值	单位
TPU	上电时间				500	μs
比较器输入(CMPINxx)范围			0		V_{DDA}	V
以输入为基准的失调电压误差		低共模，反相输入设置为 50mV			3.01	mV
迟滞(1)		1x	6.5	10.5	17.5	LSB
		2x	12.5	20	31	
		3x	19	30	45.5	
		4x	25.5	40.5	60.5	
		5x	32	52.5	77	
		6x	40	66	95	
		7x	48	82	116.5	
响应时间（从CMPINx 输入更改到ePWM X-BAR输出或X-BAR输出的延迟）		阶跃响应			17	ns
		斜坡响应 (1.65V/μs)			17.8	
		斜坡响应 (8.25mV/μs)			18.4	
PSRR	电源抑制比	可达250kHz		67.13		dB
CMRR	共模抑制比		41.3			dB

(1) 迟滞适用于所有比较器输入源配置。

CMPSS 比较器以输入为基准的偏移量和迟滞




图6-49. CMPSS比较器以输入为基准的偏移量




图6-50. CMPSS 比较器迟滞

5.14.5.5.3 CMPSS DAC静态电气特性

无补充说明时，在建议运行条件下测得

参数	测试条件	最小值	典型值	最大值	单位
CMPSS DAC 输出范围	内部基准	0		V_{DDA}	V
静态失调电压误差(1)		–5.6		-2.3	mV
静态增益误差(1)		0.45		0.57	FSR
静态DNL	已更正端点	-0.25		0.25	LSB
静态INL	已更正端点	–0.14		0.15	LSB
稳定时间	满量程输出变化后稳定到1LSB偏差	0.2		1	µs
分辨率			12		bit
CMPSS DAC输出干扰(2)	由同一CMPSS模块内的比较器跳闸或CMPSS DAC 代码更改引起的误差			1.2	LSB
CMPSS DAC干扰时间(2)				42	ns

(1) 包含以比较器输入为基准的误差。

(2) 在比较器跳闸后的一段时间内，CMPSS DAC输出可能会出现干扰误差。

5.14.5.5.4 CMPSS_LITE DAC静态电气特性

无补充说明时，在建议运行条件下测得

参数	测试条件	最小值	典型值	最大值	单位
CMPSS DAC输出范围		0		V_{DDA}	V
静态失调电压误差(1)		0.5		0.7	mV
静态增益误差(1)		-0.09		0.07	FSR
静态DNL	已更正端点	-0.9		0.85	LSB
静态INL	已更正端点	–1.18		1.05	LSB
静态TUE（总体未调整误差）			35		mV
趋稳时间	满量程输出变化后稳定到 1LSB		0.09		µs
分辨率(2)			12		bit

(1) 包含以比较器输入为基准的误差。

(2) 单调响应时为9.5位有效分辨率

5.14.5.5.5 CMPSS示意图

图6-51. CMPSS DAC 静态偏移量




图6-52. CMPSS DAC 静态增益




图6-53. CMPSS DAC静态线性

5.14.5.5.6 CMPSS DAC动态误差

当使用斜坡发生器控制内部DAC时，阶跃大小可以根据应用需求而变化。由于DAC的阶跃大小小于满量程转换，因此，稳定时间略优于*CMPSS DAC静态电气特性*表中列出的电气规格。下面的公式和图 6-54 可以根据

不同的RAMPxSTEPVALA值，作为与理想值之间预期电压误差的参考。

$$DYNAMIC\ ERROR = m \times RAMPxSTEPVALA + b \quad (3)$$

表6-27. DAC 最大动态误差项

公式参数	最小值LSB	最大值LSB
m	0.10	0.18
b	3.7	5.6

备注

上述误差项基于器件最大SYSCLK。如在最大SYSCLK以下运行，则“m”误差项应相应调整。




图6-54. CMPSS DAC 动态误差

5.14.5.5.7 CMPx_DACL缓冲输出的运行条件

在建议运行条件下测得（除非另有说明）(1)

参数		测试条件	最小值	典型值	最大值	单位
R_L	电阻负载(2)			5		kΩ
C_L	容性负载			100		pF
V_{OUT}	有效输出电压范围(3)	R_L = 5kΩ	0.3		VDDA – 0.3	V
静态DNL		R_L = 1kΩ	0.6		VDDA – 0.6	V
基准电压(4)		V_{REFHI}	2.4	2.5 或 3.0	VDDA	V

(1) 典型值是在V_{REFHI}=3.3V和V_{REFLO}=0V时测得的，除非另外注明。在V_{REFHI}=2.5V和V_{REFLO}=0V条件下对最小值和最大值进行测试或表征。

(2) DAC可以驱动最小1kΩ的阻性负载，但输出范围会受到限制。

(3) 这是DAC的线性输出范围。DAC可以产生此范围以外的电压，但由于缓冲器的原因，输出电压将不呈线性。

(4) 为了获得卓越PSRR性能，V_{REFHI}应小于V_{DDA}。

5.14.5.5.8 CMPx_DACL缓冲输出的电气特性

在建议运行条件下测得（除非另有说明）(1)

参数	测试条件	最小值	典型值	最大值	单位

通用						
分辨率(4)					11	位
负载调整率			-0.177		-0.17	mV/V
毛刺脉冲能量				1.5		V-ns
电压输出稳定时间满量程	在0.3V至3V切换后稳定到2LSB				0.76	µs
电压输出稳定时间第1/4 满量程	在0.3V至0.75V切换后稳定到2LSB				<0.76	µs
电压输出压摆率	从0.3V到3V转换的压摆率		6.55			V/µs
负载瞬态的稳定时间	5kΩ 负载				214	ns
TPU	上电时间	带隙未启用			500	µs
直流特性						
偏移量	失调电压误差		3.58		5.53	mV
Gain	增益误差(2)		–0.37		0.11	FSR
DNL	微分非线性	已更正端点	-0.18		0.18	LSB
INL	积分非线性	已更正端点	–0.8		0.7	LSB
交流特性						
输出噪声	从100Hz到100kHz的积分噪声			0.18		µVrms
	10kHz 时的噪声密度			52		nVrms /√Hz
SNR	信噪比	1kHz，200KSPS	67		67.4	dB
THD	总谐波失真	1kHz，200KSPS	-77.7		-77.2	dB
SFDR	无杂散动态范围	1kHz，200KSPS	79.5		80.1	dB
SINAD	信噪比和失真比	1kHz，200KSPS	66.9		67.3	dB
PSRR	电源抑制比(3)	直流	69.3			dB
		100kHz	64.5			dB

(1) 典型值是在V_{REFHI} =3.3V和V_{REFLO}=0V时测得，除非另外注明。在V_{REFHI}=2.5V和V_{REFLO}=0V条件下对最小值和最大值进行测试定型。

(2) 增益误差是在线性输出范围内计算得出。

(3) V_{REFHI}=3.2V，VDDA = 3.3V DC + 100mV正弦。


(4) 11位有效，单调响应。

5.15 控制外设

5.15.1 增强型脉宽调制器ePWM

ePWM外设是商业和工业设备中许多电力电子控制系统的关键元件。通过从具有独立资源（这些独立资源可以一起运行形成一个系统）的较小模块构建外设，ePWM模块能够以最小的CPU开销生成复杂的脉冲宽度波形。ePWM模块集成复杂波形生成、死区生成、灵活的同步方案、高级跳闸区功能和全局寄存器重载功能。借助该器件上的ePWM和eCAP同步方案，可灵活对ePWM和eCAP模块分组，并可在分组内进行局部同步。

图 6-55展示了ePWM模块。图 6-56展示了ePWM跳闸区输入连接。



A. 这些事件由 ePWM 数字比较 DC子模块根据TRIPIN输入电平生成。

图6-55. ePWM 子模块和关键内部信号互连




图6-56. ePWM跳闸区输入连接

5.15.1.1 控制外设同步

借助该器件上的ePWM和eCAP同步方案，可灵活地对ePWM和eCAP模块分组，并可在这些分组内进行局部同步。图 6-57展示了同步方案。




图6-57. 同步信号链架构

5.15.1.2 ePWM电气数据和时序

有关输入限定符参数的说明，请参阅“通用输入时序要求”表。

5.15.1.2.1 ePWM时序要求

			最小值	最大值	单位
$t_{w(SYNCIN)}$	同步输入脉冲宽度	异步	$2t_{c(EPWMCLK)}$		周期
		同步	$2t_{c(EPWMCLK)}$		
		带输入限定	$1t_{c(EPWMCLK)}+t_{w(IQSW)}$		

5.15.1.2.2 ePWM 开关特性

在建议运行条件下测得（除非另有说明）

			最小值	最大值	单位
$t_{w(PWM)}$	PWMx 输出高电平/低电平脉冲持续时间		20		ns
$t_{w(SYNCOUT)}$	同步输出脉冲宽度		$8t_{c(SYSCLK)}$		周期
$t_{d(TZ-PWM)}$	跳闸输入激活到PWM强制高电平、低电平或高阻抗的延时	异步	25		ns
		同步	35		
		带输入限定	25.5		

(1) 引脚上 20pF 负载。


5.15.1.2.3 跳闸区输入时序

有关输入限定符参数的说明，请参阅“通用输入时序要求”表。

5.15.1.2.3.1 跳闸区域输入时序要求

			最小值	最大值	单位
$t_{w(TZ)}$	TZx 输入低电平脉冲持续时间	异步	$1t_{c(EPWMCLK)}$		周期
		同步	$2t_{c(EPWMCLK)}$		
		带输入限定符	$1t_{c(EPWMCLK)}+t_{w(IQSW)}$		

5.15.1.2.3.2 PWM高阻态特征时序图



A. $\overline{TZ}$：$\overline{TZ1}$、$\overline{TZ2}$、$\overline{TZ3}$、TRIP1至TRIP12

B. PWM是指器件内的所有 PWM引脚。$\overline{TZ}$ 置于高电平后 PWM 引脚的状态取决于PWM恢复软件。

图6-58. PWM高阻态特征

5.15.2 高分辨率脉宽调制器HRPWM

通过使用专用的校准延迟线路，HRPWM在单个模块和简化的校准系统内结合了多条延迟线路。对于每个

ePWM模块，两个通道都带有高精度输出：

- 通道A上的HR占空比和死区控制
- 通道B上的HR占空比和死区控制

HRPWM模块可实现更细时间粒度的PWM分辨率，此分辨率明显优于使用传统数字PWM方法所能达到的分辨率。

HRPWM模块的关键特性：

- 大大扩展了传统方法数字PWM的时间分辨率能力
- 此功能可用于单边沿模式实现占空比和相移控制，或双边沿控制实现频率、周期调制。
- 通过对ePWM模块的比较A、比较B、相位、周期和死区寄存器的扩展来控制更加精细的时间粒度控制或边沿定位。

5.15.2.1 HRPWM电气数据和时序

5.15.2.1.1 高分辨率PWM特征

参数	最小值	典型值	最大值	单位
微边沿定位MEP步长(1)		124	245	ps

(1) MEP步长在高温和V_{DD}电压最小时最大。MEP步长将随温度的升高和电压的下降而增加，并随温度的下降和电压的升高而减小。使用HRPWM特性的应用应该使用MEP比例因子优化器SFO估计软件功能。SFO功能有助于在HRPWM运行时动态估计每个SYSCLK周期的MEP步数。

5.15.3 外部ADC转换启动电气数据和时序

5.15.3.1 外部ADC 转换启动开关特性

在建议运行条件下测得（除非另有说明）

参数		最小值	最大值	单位
$t_{w(ADCSOCL)}$	ADCSOCxO 低电平脉冲持续时间	$32t_{c(SYSCLK)}$		周期

5.15.3.2 ADCSOCAO或ADCSOCBO时序图




图6-59. ADCSOCAO 或者ADCSOCBO时序

5.15.4 增强型捕获eCAP

eCAP模块的特性包括：

- 测量旋转机械的速度，例如通过霍尔传感器感应齿状链轮
- 位置传感器脉冲之间的持续时间测量
- 脉冲序列信号的周期和占空比测量
- 解码来自占空比编码电流/电压传感器的电流或电压振幅

本章节介绍的eCAP模块特性包括：

- 4事件时间戳寄存器，每个32位
- 边缘极性选择，最多选择四个序列时间戳捕获事件
- 对4个事件中的任一个事件进行中断
- 单次采集可最多4个事件时间戳
- 在深度为4的循环缓冲器中以连续模式采集时间戳
- 绝对时间戳采集
- 差分模式时间戳采集
- 当未用于采集模式时，eCAP模块可配置为单通道PWM 输出

增强特性包括如下：

- 事件过滤器复位位
  - 向ECCTL2[CTRFILTRESET]写入1会清零事件过滤器、模数计数器和任何挂起的中断标志。复位该位对于初始化和调试很有用。
- 模数计数器状态位。
  - 模数计数器(ECCTL2[MODCNTRSTS])指示接下来加载哪个捕捉寄存器。
- 输入多路复用器
  - ECCTL0[INPUTSEL]选择128个输入信号之一。
- EALLOW 保护
  - 关键寄存器增加EALLOW保。为了维持软件兼容性，可配置寄存器控制位DEV_CFG_REGS.ECAPTYPE以关闭保护功能。

同时升级以下特性：

- 添加了ECAPxSYNCINSEL寄存器
  - 为每个eCAP添加了ECAPxSYNCINSEL寄存器以选择外部SYNCIN。每个eCAP可以有一个单独的SYNCIN信号。

5.15.4.1 eCAP模块框图




图6-60. eCAP模块框图

5.15.4.2 eCAP同步

通过选择一个公共的同步输入源SYNCIN，eCAP模块可以互相同步。eCAP的同步输入源SYNCIN可以是软件同步输入或外部同步输入。外部同步输入信号可来自ePWM、eCAP或X-Bar。如图 6-61所示，SYNC信号由eCAPx的eCAPxSYNCINSEL[SEL]位选择定义。




图6-61. eCAP同步方案

5.15.4.3 eCAP电气数据和时序

5.15.4.3.1 eCAP时序要求

			最小值	标称值	最大值	单位
$t_{w(CAP)}$	采集输入脉冲宽度	异步	$2t_{c(SYSCLK)}$			ns
		同步	$2t_{c(SYSCLK)}$			
		带输入限定	$1t_{c(SYSCLK)}+t_{w_(IQSW)}$			

5.15.4.3.2 eCAP 开关特性

在建议运行条件下测得（除非另有说明）

		最小值	标称值	最大值	单位
$t_{w(APWM)}$	APWMx输出高电平/低电平脉冲持续时间	20			ns

5.15.5 增强型正交编码器脉冲eQEP

该器件集成eQEP正交编码器脉冲模块。eQEP可支持与线性或旋转增量编码器直接相连，以便从高性能运动和位置控制系统中获取旋转机器的位置、方向和速度信息。

该 eQEP外设包含以下主要功能单元，可查阅图 6-62：

- 针对每个引脚的可编程输入限定，GPIO MUX的一部分
- 正交解码器单元QDU
- 用于位置测量的位置计数器和控制单元PCCU
- 用于低速测量的正交边沿捕捉单元QCAP
- 用于速度/频率测量的单位时基UTIME

- 用于检测失速的看门狗计时器QWDOG
- 正交模式适配器QMA




图6-62. eQEP模块框图

5.15.5.1 eQEP电气数据和时序

有关输入限定符参数的说明，请参阅“通用输入时序要求”表。

5.15.5.1.1 eQEP时序要求

			最小值	最大值	单位
$t_{w(QEPP)}$	QEP输入周期	同步(1)	$4t_{c(SYSCLK)}$		周期
		与输入限定同步	$4[1t_{c(SYSCLK)}+t_{w(IQSW)}]$		
$t_{w(INDEXH)}$	QEP索引输入高电平时间	同步(1)	$2t_{c(SYSCLK)}$		周期
		与输入限定同步	$2t_{c(SYSCLK)}+t_{w(IQSW)}$		
$t_{w(INDEXL)}$	QEP索引输入低电平时间	同步(1)	$2t_{c(SYSCLK)}$		周期
		与输入限定同步	$2t_{c(SYSCLK)}+t_{w(IQSW)}$		
$t_{w(STROBH)}$	QEP门控高电平时间	同步(1)	$2t_{c(SYSCLK)}$		周期
		与输入限定同步	$2t_{c(SYSCLK)}+t_{w(IQSW)}$		
$t_{w(STROBL)}$	QEP门控输入低电平时间	同步(1)	$2t_{c(SYSCLK)}$		周期
		与输入限定同步	$2t_{c(SYSCLK)}+t_{w(IQSW)}$		

(1) GPIO GPxQSELn异步模式不得用于eQEP模块输入引脚。

5.15.5.1.2 eQEP开关特性

在建议运行条件下测得（除非另有说明）

		最小值	最大值	单位
$t_{d(CNTR)xin}$	外部时钟到计数器增量的延迟时间		$5t_{c(SYSCLK)}$	周期
$t_{d(PCS-OUT)QEP}$	QEP 输入边沿到位置比较同步输出的延迟时间		$7t_{c(SYSCLK)}$	周期

5.16 通信外设

5.16.1 控制器局域网CAN

CAN模块包含以下特性：

- 符合ISO11898-1 CAN协议规范2.0A和B
- 最高可支持1Mbps的比特率
- 多种时钟源选择
- 32个消息对象邮箱，每个对象带有以下属性：
  - 可配置为接收或者发送
  - 可配置标准11位或扩展29位标识符
  - 支持可编程标识符接收掩码
  - 支持数据和远程帧
  - 可配置0到8个字节长度的数据
  - 奇偶校验配置和数据RAM
- 每个消息对象的单独标识符掩码
- 消息对象可编程选择FIFO模式
- 用于自检操作的可编程环回模式
- 调试支持的挂起模式
- 软件模块复位
- 由一个可编程32位计时器实现在总线关闭状态后自动开启总线
- 2条中断线路

备注

对于100MHz 的CAN 位时钟，最小比特率可以为3.90625Kbps。

备注

片上振荡器的精度可在“INTOSC 特性”表中找到。综合相关参数如CAN位时序设置、比特率、总线长度和传播延迟等，此振荡器的精度可能不符合CAN协议要求。此情况下，必须使用外部时钟源。

图 6-63 展示了CAN功能方框图。




图6-63. CAN模块框图

5.16.2 可变数据率控制器局域网CAN_FD

控制器局域网CAN是一种串行通信协议，能有效地为分布式实时控制系统提供高可靠性网络通信。CAN具有较高的抗电气干扰能力，且能够检测各类错误。在CAN应用网络中，许多较短的信息会广播到整个网络，从而在系每个节点中实现数据一致性。

此模块符合ISO 11898-1:2015标准，支持经典CAN和CAN FD两种协议类型。CAN FD特性可实现更高的吞吐量和增加每个数据帧的有效负载。经典CAN和CAN FD器件可以在同一网络上共存而不会发生任何冲突，前提是经典CAN器件应用的收发器可以检测和忽略CAN FD，而不产生总线错误。

备注

CAN FD特性的可用性取决于具体型号封装，可查阅器件数据表。




图6-64. MCAN模块概述


MCAN模块可实现以下特性：

- 符合CAN协议2.0A、B和ISO11898-1:2015标准
- 完全支持CAN FD（最多64个数据字节）
- 支持AUTOSAR和SAE J1939
- 灵活的消息RAM分配（以下最大配置适用于具有4352个32位字消息RAM的器件）
  - 最多可支持32个专用发送缓冲器
  - 可配置的发送FIFO，最多32个元素
  - 可配置的发送队列，最多32个元素
  - 可配置的发送事件FIFO，最多32个元素
  - 最多可支持64个专用接收缓冲器
  - 两个可配置的接收FIFO，每个FIFO最多64个元素
  - 最多可支持128个滤波器元素
- 用于自检的环回模式
- 可屏蔽中断（两条可配置的中断线路、可纠正的ECC、计数器溢出和时钟停止/唤醒）
- 不可屏蔽中断（不可纠正的ECC）
- 两个时钟域（CAN时钟/主机时钟）
- 消息RAM的ECC检查
- 支持时钟停止和唤醒

- 时间戳计数器

不支持的特性：

- 主机总线防火墙
- 时钟校准
- 通过CAN进行调试



5.16.3 内部集成电路I2C

I2C模块具有以下特性：

- 符合I2C总线规范，版本2.1：
  - 支持8位格式传输
  - 7位和10位寻址模式
  - 常规调用
  - 起始字节模式
  - 支持多个主发送器和从接收器
  - 支持多个从发送器和主接收器
  - 组合主器件发送/接收和接收/发送模式
  - 数据传输速率从10kbps到400Kbps（快速模式）
- 支持与以下兼容的电压阈值：
  - SMBus2.0及更低版本
  - PMBus1.2及更低版本
- 一个16字节接收FIFO和一个16字节发送FIFO
- 支持两个ePIE中断
  - I2Cx中断-可以配置以下任何条件来生成I2Cx中断：
    - 发送就绪
    - 接收就绪
    - 寄存器访问就绪
    - 无确认
    - 仲裁丢失
    - 检测到停止条件
    - 被寻址为从器件
  - I2Cx_FIFO中断：
    - 发送FIFO中断
    - 接收FIFO中断
- 模块启用和禁用能力
- 自由数据格式模式

图6-65展示了I2C外设模块如何在器件内连接。




图6-65. I2C 外设模块接口

5.16.3.1 I2C电气数据和时序

备注

为了满足所有的I2C协议时序规范，I2C模块时钟频率必须配置为7MHz至12MHz。必须选择符合I2C标准时序的上拉电阻。在大多数情况下，总线至VDDIO总线电阻选择2.2kΩ即可。

5.16.3.1.1 I2C时序要求

编号			最小值	最大值	单位
标准模式					
T0	f_{mod}	I2C 模块频率	7	12	MHz
T1	$t_{h(SDA-SCL)START}$	SDA下降后SCL下降延迟的启动保持时间	4.0		µs
T2	$t_{su(SCL-SDA)START}$	SDA下降延迟之前SCL上升的启动建立时间	4.0		µs
T3	$t_{h(SCL-DAT)}$	SCL下降后的数据保持时间	0		µs
T4	$t_{su(DAT-SCL)}$	SCL上升前的数据建立时间	250 (2)		ns
T5	$t_{r(SDA)}$	SDA上升时间		1000 (1)	ns
T6	$t_{r(SCL)}$	SCL上升时间		1000 (1)	ns
T7	$t_{f(SDA)}$	SDA下降时间		300	ns
T8	$t_{f(SCL)}$	SCL下降时间		300	ns
T9	$t_{su(SCL-SDA)STOP}$	SDA上升延迟之前SCL上升停止的建立时间	4.0		µs
T10	$t_{w(SP)}$	将由滤波器抑制的尖峰脉冲持续时间	0	50	ns
T11	C_b	每条总线上的电容负载		400	pF
快速模式					
T0	f_{mod}	I2C 模块频率	7	12	MHz
T1	$t_{h(SDA-SCL)START}$	SDA下降后SCL下降延迟的启动保持时间	0.6		µs
T2	$t_{su(SCL-SDA)START}$	SDA下降延迟之前SCL上升的启动建立时间	0.6		µs
T3	$t_{h(SCL-DAT)}$	SCL下降后的数据保持时间	0		µs
T4	$t_{su(DAT-SCL)}$	SCL上升前的数据建立时间	100		ns
T5	$t_{r(SDA)}$	SDA上升时间	20	300	ns
T6	$t_{r(SCL)}$	SCL上升时间	20	300	ns
T7	$t_{f(SDA)}$	SDA下降时间	11.4	300	ns
T8	$t_{f(SCL)}$	SCL下降时间	11.4	300	ns
T9	$t_{su(SCL-SDA)STOP}$	SDA上升延迟之前SCL上升停止的建立时间	0.6		µs
T10	$t_{w(SP)}$	将由滤波器抑制的尖峰脉冲持续时间	0	50	ns
T11	C_b	每条总线上的电容负载		400	pF

(1) 为更大限度地缩短上升时间，建议在SDA和SCL总线上使用大约2.2kΩ网络上拉电阻。建议匹配SCL和SDA引脚上使用的上拉阻值。

(2) I2C 是一种快速模式器件。在标准模式主机上将I2C用作目标发送器时存在限制。更多信息可查阅产品勘误说明。

5.16.3.1.2 I2C开关特征

在推荐的工作条件下（除非另有说明）

编号	参数		测试条件	最小值	最大值	单位
标准模式						
S1	f_{SCL}	SCL时钟频率		0	100	kHz
S2	T_{SCL}	SCL时钟周期		10		μs
S3	$t_{w(SCLL)}$	SCL时钟低电平脉冲持续时间		4.7		μs
S4	$t_{w(SCLH)}$	SCL时钟高电平脉冲持续时间		4.0		μs
S5	t_{BUF}	停止和启动条件之间的总线空闲时间		4.7		μs
S6	$t_{v(SCL-DAT)}$	SCL下降后的数据有效时间			3.45	μs
S7	$t_{v(SCL-ACK)}$	SCL下降后的确认有效时间			3.45	μs
S8	I_I	引脚上的输入电流		-10	10	μA
快速模式						
S1	f_{SCL}	SCL时钟频率		0	400	kHz
S2	T_{SCL}	SCL时钟周期		2.5		μs
S3	$t_{w(SCLL)}$	SCL时钟低电平脉冲持续时间		1.3		μs
S4	$t_{w(SCLH)}$	SCL时钟高电平脉冲持续时间		0.6		μs
S5	t_{BUF}	停止和启动条件之间的总线空闲时间		1.3		μs
S6	$t_{v(SCL-DAT)}$	SCL下降后的数据有效时间			0.9	μs
S7	$t_{v(SCL-ACK)}$	SCL下降后的确认有效时间			0.9	μs
S8	I_I	引脚上的输入电流	$0.1V_{bus}<V_i<0.9V_{bus}$	-10	10	μA

5.16.3.1.3 I2C时序图




图6-66. I2C时序图

5.16.4 电源管理总线接口PMBus

PMBus模块具有以下特性：

- 符合SMI Forum PMBus规范（第I部分v1.0和第II部分v1.1）
- 支持与以下兼容的电压阈值：
  - PMBus 1.2及更低版本
  - SMBus 2.0及更低版本
- 支持主、从模式
- 支持I2C模式
- 支持两种速度：
  - 标准模式：最高100kHz
  - 快速模式：400kHz
- 数据包错误检查
- 控制和警报信号
- 时钟高电平和低电平超时
- 四字节发送和接收缓冲器
- 一个可屏蔽中断，可由以下几个条件生成：
  - 接收数据就绪
  - 发送缓冲器为空
  - 接收到从器件地址
  - 消息结束
  - 警报输入触发
  - 时钟低电平超时
  - 时钟高电平超时
  - 总线空闲




图6-67. PMBus模块框图

5.16.4.1 PMBus电气数据和时序

5.16.4.1.1 PMBus电气特性

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
V_{IL}	有效低电平输入电压				0.8	V
V_{IH}	有效高电平输入电压		2.1		VDDIO	V
V_{OL}	低电平输出电压	在I_{pullup}=4mA时			0.4	V
I_{OL}	低电平输出电流	V_{OL}≤0.4V	4			mA
t_{SP}	必须由输入滤波器抑制的尖峰脉冲宽度		0		50	ns
I_i	每个引脚上的输入漏电流	0.1Vbus<Vi<0.9Vbus	-10		10	μA
C_i	每个引脚上的电容				10	pF

5.16.4.1.2 PMBus快速模式开关特性

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{SCL}	SCL时钟频率		10		400	kHz
t_{BUF}	停止和启动条件之间的总线空闲时间		1.3			μs
$t_{HD;STA}$	启动条件保持时间，SDA下降至SCL下降延迟		0.6			μs
$t_{SU;STA}$	重复启动建立时间，SCL升至SDA下降延迟		0.6			μs
$t_{SU;STO}$	停止条件建立时间，SCL上升至SDA上升延迟		0.6			μs
$t_{HD;DAT}$	SCL下降后的数据保持时间		300			ns
$t_{SU;DAT}$	SCL上升前的数据建立时间		100			ns
$t_{Timeout}$	时钟低超时		25		35	ms
t_{LOW}	SCL 时钟的低电平周期		1.3			μs

t_{HIGH}	SCL 时钟的高电平周期		0.6		50	μs
$t_{LOW;SEXT}$	累计时钟低电平延长时间（从器件）	从启动到停止			25	ms
$t_{LOW;MEXT}$	累计时钟低电平延长时间（主器件）	在每个字节内			10	ms
t_r	SDA和SCL的上升时间	5%至95%	20		300	ns
t_f	SDA和SCL的下降时间	95%至5%	20		300	ns

5.16.4.1.3 PMBus标准模式开关特性

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f_{SCL}	SCL时钟频率		10		100	kHz
t_{BUF}	停止和启动条件之间的总线空闲时间		4.7			μs
$t_{HD;STA}$	启动条件保持时间，SDA下降至SCL下降延迟		4			μs
$t_{SU;STA}$	重复启动建立时间，SCL上升至SDA下降延迟		4.7			μs
$t_{SU;STO}$	停止条件建立时间，SCL上升至SDA上升延迟		4			μs
$t_{HD;DAT}$	SCL下降后的数据保持时间		300			ns
$t_{SU;DAT}$	SCL上升前的数据建立时间		250			ns
$t_{Timeout}$	时钟低超时		25		35	ms
t_{LOW}	SCL时钟的低电平周期		4.7			μs
t_{HIGH}	SCL时钟的高电平周期		4		50	μs
$t_{LOW;SEXT}$	累计时钟低电平延长时间（从器件）	从启动到停止			25	ms
$t_{LOW;MEXT}$	累计时钟低电平延长时间（主器件）	在每个字节内			10	ms
t_r	SDA和SCL的上升时间				1000	ns
t_f	SDA和SCL的下降时间				300	ns

5.16.5 串行通信接口SCI

SCI是一种双线制异步串行端口，通常称为UART。SCI模块支持CPU与其它异步外设之间使用标准非归零码格式的数字通信。

SCI发送器和接收器都有一个用于减少服务开销的16级深度FIFO，且具有各自独立的使能位和中断位。两者都能独立进行半双工通信，或同时进行全双工通信。为了指定数据完整性，SCI检查接收到的数据是否存在中断检测、奇偶校验、超载和成帧错误。比特率通过16位波特率选择寄存器配置。

SCI模块的特性包括：

- 两个外部引脚：
  - SCITXD：SCI发送引脚
  - SCIRXD：SCI接收引脚
  - 波特率可编程为64K不同速率
- 数据字格式
  - 1个起始位
  - 数据字长度可在1至8位之间编程
  - 可选偶数、奇数或无奇偶校验位
  - 1个或2个停止位
- 四个错误检测标志：奇偶、超载、组帧和中断检测
- 两种唤醒多处理器模式：空闲线和地址位
- 半双工或全双工操作
- 双缓冲接收和发送功能
- 发送器和接收器操作可通过带有状态标志的中断驱动或轮询算法来完成。
  - 发送器：TXRDY 标志（发送器缓冲寄存器已准备好接收另一个字符）和TX EMPTY标志（发送器移位寄存器为空）
  - 接收器：RXRDY 标志（接收器缓冲寄存器已准备好接收另一个字符）、BRKDT 标志（发生了中断条件）和RX ERROR标志（监测四个中断条件）
- 发送器和接收器中断的独立使能位（BRKDT除外）
- NRZ格式
- 自动波特检测硬件逻辑
- 16级发送和接收FIFO

备注

此模块中的所有寄存器均为8位寄存器。当寄存器被访问时，寄存器数据位于低位字节（即位7-0），高位字节（位15-8）读取为零。对高字节进行写入无效。

图6-68 展示了SCI模块框图。




图6-68. SCI模块框图

5.16.6 串行外设接口SPI

串行外设接口SPI是一种高速同步串行输入和输出端口，其允许以编程的位传输速率将编程长度1至16位的串行位流移入和移出器件。SPI通常用于MCU控制器与外部外设或另一控制器之间的通信。典型应用包括外部I/O或者通过诸如移位寄存器、显示驱动器和模数转换器ADC等器件进行外设扩展。SPI的主器件或从器件运行时支持多器件通信。该端口支持16级接收和发送FIFO，以减少CPU服务开销。

SPI模块的特性包括：

- SPISOMI：SPI从器件输出/主器件输入引脚
- SPISIMO：SPI从器件输入/主器件输出引脚
- $\overline{\text{SPISTE}}$：SPI从器件发送使能引脚
- SPICLK：SPI串行时钟引脚
- 两种工作模式：主器件和从器件
- 波特率：125个不同的可编程速率。最大波特率受限于SPI引脚上使用的I/O缓冲器的最大速度。
- 数据字长度：1至16数据位
- 四种时钟方案（由时钟极性和时钟相位的位控制）包含：
  - 无相位延迟的下降沿：SPICLK高电平有效。SPI在SPICLK信号的下降沿上发送数据，在SPICLK信号的上升沿上接收数据。
  - 有相位延迟的下降沿：SPICLK高电平有效。SPI在SPICLK信号下降沿提前半个周期发送数据，在SPICLK信号的下降沿上接收数据。
  - 无相位延迟的上升沿：SPICLK低电平无效。SPI在SPICLK信号的上升沿上发送数据，在SPICLK信号的下降沿上接收数据。
  - 有相位延迟的上升沿：SPICLK低电平无效。SPI在SPICLK信号上升沿的半个周期之前发送数据，而在SPICLK信号的上升沿上接收数据。
- 同时接收和发送操作（可在软件中禁用发送功能）
- 发送器和接收器操作通过中断驱动或轮询算法完成
- 16 级发送/接收FIFO
- 高速模式
- 延迟的发送控制
- 3 线SPI模式
- 在带有两个SPI模块的器件上实现数字音频接口接收模式的$\overline{\text{SPISTE}}$反转

图 6-69 所示为SPI与CPU接口框图。




图6-69. SPI与CPU接口框图

5.16.6.1 SPI 主器件模式时序

下节介绍了SPI主器件模式时序。有关高速模式下SPI的更多信息，可查阅用户手册的“串行外设接口SPI”一章。

备注

SPI高速模式的所有时序参数都假设SPICLK、SPISIMO和SPISOMI上的负载电容为5pF。

5.16.6.1.1 SPI主模式时序要求

编号			(BRR+1)[1]	最小值	最大值	单位
高速模式						
8	$t_{su(SOMI)M}$	SPICLK之前SPISOMI有效的建立时间	偶数，奇数	1		ns
9	$t_{h(SOMI)M}$	SPICLK之后SPISOMI有效的保持时间	偶数，奇数	6.5		ns
正常模式						
8	$t_{su(SOMI)M}$	SPICLK之前SPISOMI有效的建立时间	偶数，奇数	15		ns
9	$t_{h(SOMI)M}$	SPICLK之后SPISOMI有效的保持时间	偶数，奇数	0		ns

(1) 当SPIBRR+1为偶数或SPIBRR为0或2时，(BRR+1)条件为偶数。当(SPIBRR+1)为奇数且SPIBRR大于3时，(BRR+1)条件为奇数。

5.16.6.1.2 SPI主模式时钟相位为0的开关特性

在建议运行条件下（除非另有说明）

编号	参数(1) (2)		(BRR+1)[3]	最小值MIN	最大值MAX	单位
General 通用						
1	$t_{c(SPC)M}$	SPICLK周期时间，	Even	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			Odd	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPC1)M}$	SPICLK第一个脉冲持续时间，	Even	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns

			Odd	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}+1$	
3	$t_{w(SPC2)M}$	SPICLK第二个脉冲持续时间，	Even	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns
			Odd	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}+1$	
23	$t_{d(SPC)M}$	$\overline{SPISTE}$有效至SPICLK的延迟时间	Even	$1.5t_{c(SPC)M}-3t_{c(SYSCLK)}-3$	$1.5t_{c(SPC)M}-3t_{c(SYSCLK)}+3$	ns
			Odd	$1.5t_{c(SPC)M}-4t_{c(SYSCLK)}-3$	$1.5t_{c(SPC)M}-4t_{c(SYSCLK)}+3$	
24	$t_{v(STE)M}$	SPICLK至$\overline{SPISTE}$无效的有效时间	Even	$0.5t_{c(SPC)M}-2$	$0.5t_{c(SPC)M}+2$	ns
			Odd	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-2$	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}+2$	
High-Speed Mode 高速模式						
4	$t_{d(SIMO)M}$	SPICLK至SPISIMO 有效的延迟时间	Even, Odd		1	ns
5	$t_{v(SIMO)M}$	SPICLK之后SPISIMO有效的时间	Even	$0.5t_{c(SPC)M}-2$		ns
			Odd	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-2$		
Normal Mode 正常模式						
4	$t_{d(SIMO)M}$	SPICLK至SPISIMO有效的延迟时间	Even, Odd		2	ns
5	$t_{v(SIMO)M}$	SPICLK之后SPISIMO 有效的时间	Even	$0.5t_{c(SPC)M}-2$		ns
			Odd	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-2$		

(1) 高速模式下引脚上的负载为10pF。

(2) 正常模式下引脚上的负载为20pF。

(3) 当(SPIBRR + 1)为偶数或SPIBRR为0或2时，(BRR+1)条件为偶数。当(SPIBRR+1)为奇数且SPIBRR大于3时，(BRR+1)条件为奇数。

5.16.6.1.3 SPI主模式时钟相位为1的开关特性


编号	参数(1) (2)		(BRR+1)(3)	最小值MIN	最大值MAX	单位
General 通用						
1	$t_{c(SPC)M}$	Cycle time, SPICLK	Even	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			Odd	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPCH)M}$	Pulse duration, SPICLK, first pulse	Even	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns
			Odd	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}+1$	
3	$t_{w(SPC2)M}$	Pulse duration, SPICLK, second pulse	Even	$0.5t_{c(SPC)M}-1$	$0.5t_{c(SPC)M}+1$	ns
			Odd	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-1$	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}+1$	
23	$t_{d(SPC)M}$	Delay time, $\overline{SPISTE}$ valid to SPICLK	Even, Odd	$2t_{c(SPC)M}-3t_{c(SYSCLK)}-3$	$2t_{c(SPC)M}-3t_{c(SYSCLK)}+3$	ns
24	$t_{d(STE)M}$	Delay time, SPICLK to $\overline{SPISTE}$ invalid	Even	-2	2	ns
			Odd	-2	2	
High-Speed Mode 高速模式						
4	$t_{d(SIMO)M}$	Delay time, SPISIMO valid to SPICLK	Even	$0.5t_{c(SPC)M}-2$		ns
			Odd	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-2$		
5	$t_{v(SIMO)M}$	Valid time, SPISIMO valid after SPICLK	Even	$0.5t_{c(SPC)M}-3$		ns
			Odd	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-3$		
Normal Mode 正常模式						
4	$t_{d(SIMO)M}$	Delay time, SPISIMO valid to SPICLK	Even	$0.5t_{c(SPC)M}-2$		ns
			Odd	$0.5t_{c(SPC)M}+0.5t_{c(LSPCLK)}-2$		
5	$t_{v(SIMO)M}$	Valid time, SPISIMO valid	Even	$0.5t_{c(SPC)}M-3$		ns

		after SPICLK	Odd	$0.5t_{c(SPC)M}-0.5t_{c(LSPCLK)}-3$		

(1) 高速模式下引脚上的负载为10pF。


(2) 正常模式下引脚上的负载为20pF。

5.16.6.1.4 SPI主器件模式时序图



A. 除了在FIFO和非FIFO模式下的背对背传输字之间的情况外，在字的尾端，SPISTE 将变为停止状态。

图6-70. SPI主器件模式外部时序（时钟相位=0）



A. 除了在FIFO和非FIFO模式下的背对背传输字之间的情况外，在字的尾端，SPISTE将变为停止状态。

图6-71. SPI主器件模式外部时序（时钟相位=1）

5.16.6.2 SPI从器件模式时序

下节介绍了SPI从器件模式时序。有关高速模式下SPI的更多信息，可查阅用户手册的“串行外设接口SPI”一章。

5.16.6.2.1 SPI从模式时序要求

编号			最小值	最大值	单位
12	$t_{c(SPC)S}$	周期时间，SPICLK	$4t_{c(SYSCLK)}$		ns
13	$t_{w(SPC1)S}$	脉冲持续时间，SPICLK，第一个脉冲	$2t_{c(SYSCLK)}-1$		ns
14	$t_{w(SPC2)S}$	脉冲持续时间，SPICLK，第二个脉冲	$2t_{c(SYSCLK)}-1$		ns
19	$t_{su(SIMO)S}$	SPICLK之前SPISIMO 有效的建立时间	$1.5t_{c(SYSCLK)}$		ns
20	$t_{h(SIMO)S}$	SPICLK之后SPISIMO 有效的保持时间	$1.5t_{c(SYSCLK)}$		ns
25	$t_{su(STE)S}$	SPICLK之前$\overline{SPISTE}$有效的建立时间（时钟相位=0）	$2t_{c(SYSCLK)}+15$		ns
		SPICLK之前$\overline{SPISTE}$有效的建立时间（时钟相位=1）	$2t_{c(SYSCLK)}+15$		ns
26	$t_{h(STE)S}$	SPICLK 之后$\overline{SPISTE}$无效的保持时间	$1.5t_{c(SYSCLK)}$		ns

5.16.6.2.2 SPI从模式开关特性

在建议运行条件下（除非另有说明）

NO.	参数(1)		最小值	最大值	单位
15	$t_{d(SOMI)S}$	延迟时间，SPICLK 至SPISOMI 有效的时间		15	ns
16	$t_{v(SOMI)S}$	有效时间，SPICLK 之后SPISOMI 有效的时间	0		ns

(1) 引脚上20pF 负载。

5.16.6.2.3 SPI从器件模式时序图




图6-72. SPI从器件模式外部时序（时钟相位=0）




图6-73. SPI从器件模式外部时序（时钟相位=1）

5.16.7 本地互连网络LIN

此器件包含一个本地互连网络LIN模块。LIN模块遵循LIN规范包修订版 2.1定义的LIN2.1标准。LIN是一种低成本串行接口，专为CAN协议实施成本太高的应用而设计，例如用于汽车应用中车内照明或车窗控制等舒适功能的小型子网。

LIN标准基于SCI串行数据连接格式。通信原理是单个主和多个从通过消息识别在任何网络节点之间实现多播传输。

LIN模块可以编程作为一个SCI或作为一个LIN 运行，因为此模块的内核为SCI。SCI的硬件特性得到增强以实现LIN兼容性。SCI模块是一个通用异步收发器UART，可实现标准的非归零格式。

虽然LIN和SCI的寄存器是通用的，但是寄存器说明中有相应注释指出不同模式下的寄存器/位用法。因此，为该模块编写的代码无法直接移植到独立SCI模块，反之亦然。

LIN 模块具有以下特性：

- 与LIN 1.3、2.0和2.1协议兼容
- 波特率最高可配置为20kbps（根据LIN 2.1协议）
- 两个外部引脚：LINRX和LINTX
- 多缓冲接收和发送单元
- 针对信息过滤的识别掩码
- 自动生成主器件头文件
  - 可编程同步中断域
  - 同步域
  - 标识符域
- 从器件自动同步
  - 同步中断检测
  - 可选波特率更新
  - 同步验证
- 使用7个分数位支持2^{31}个可编程传输速率
- 从收发器在LINRX主级别上唤醒
- 自动唤醒支持
  - 唤醒信号生成
  - 唤醒信号超期时间
- 自动总线闲置检测
- 错误检测
  - 位错误
  - 总线错误
  - 无响应错误

  - 校验和错误
  - 同步域错误
  - 奇偶校验错误
- 两个中断线路带有以下项目的优先级编码：
  - 接收
  - 发送
  - ID、错误和状态
- 支持LIN 2.0校验和
- 增强型同步器有限状态机(FSM)支持帧处理
- 增强对扩展帧的处理能力
- 增强型波特率发生器
- 更新唤醒/进入睡眠模式




图6-74. LIN模块框图

6 详细说明

6.1 概述

AVP32F00157是一款经过成本优化的可扩展、超低延迟微控制器，旨在提高电力电子产品控制实现效率。

典型产品的应用包括：

- HVAC压缩机模块
- 汽车前灯
- 直流/直流转换器
- 逆变器和电机控制
- 车载充电器OBC和无线充电器
- 泵
- 工业电机驱动
- 电机控制
- 数字电源
- 感应和信号调理


该型号器件采用锁步双32位CPU，使得该器件无需过多的软件开销即可成为ASIL B级功能安全器件。实时控制子系统基于32位DSP内核，可针对从片上闪存或SRAM运行的浮点或定点代码提供120MHz的信号处理性能。三角函数加速器TMU和VCRC循环冗余校验扩展指令集进一步增强了处理器的性能，从而加快了实时控制系统关键常用算法的速度。

该型号器件支持最多256KB(折合128KW)的闪存。36KB(折合18KW)的片上SRAM也可用于补充闪存。

高性能模拟块集成在该型实时微控制器(MCU)上，并与处理单元和PWM单元紧密耦合，从而提供出色的实时信号链性能。14个PWM通道可控制从三相逆变器到功率因数校正的各种功率级，以及其它先进的多级电源拓扑。

各种业界通用通信端口（如PMBUS、SPI、SCI、LIN、I2C、CAN和CAN FD）不仅支持连接，还提供了多个引脚复用选项，可实现优异的信号布局。

6.2 功能框图



功能框图展示了CPU系统及关联的外设。

图7-1. 功能框图

6.3 存储器

6.3.1 内存映射

“存储器映射”表描述了存储器映射。请参阅用户手册中“系统控制”一章的“存储器控制器模块”一节。

表7-1. 内存映射

存储器	大小	起始地址	结束地址	ECC/ 奇偶校验	访问保护	安全
M0 RAM	1K x 16	0x0000 0000	0x0000 03FF	ECC	是	-
M1 RAM	1K x 16	0x0000 0400	0x0000 07FF	ECC	是	-
PieVectTable	256 x 16	0x0000 0D00	0x0000 0DFF	-	-	-
LS0 RAM	8K x 16	0x0000 8000	0x0000 9FFF	奇偶校验	是	是
LS1 RAM	8K x 16	0x0000 A000	0x0000 BFFF	奇偶校验	是	是
工厂 OTP[1]	1.5K x 16	0x0007 1000	0x0007 15FF	ECC	-	是[2]
用户OTP	1K x 16	0x0007 8000	0x0007 83FF	ECC	-	是[2]
闪存	128K x 16	0x0008 0000	0x0009 FFFF	ECC	-	是
安全ROM	7K x 16	0x003F 4000	0x003F 5BFF	奇偶校验	-	是
CPU STL ROM	9K x 16	0x003F 5C00	0x003F 7FFF	奇偶校验	-	-
引导ROM	32K x 16	0x003F 8000	0x003F FFFF	奇偶校验	-	-
PIE向量获取错误（引导ROM的一部分）	1 x 16	0x003F FFBE	0x003F FFBF	奇偶校验	-	-
默认向量（引导ROM的一部分）	64 x 16	0x003F FFC0	0x003F FFFF	奇偶校验	-	-

(1) 工厂OTP仅供产品出厂测试使用。

(2) 部分地址带有安全属性。

6.3.1.1 专用随机访问存储Mx RAM

此器件有两个专用RAM块：M0和M1。M0和M1存储器是与CPU紧密耦合的小型存储器块，仅限CPU访问。其它处理器无访问权限。

所有专用RAM都具有ECC功能。

6.3.1.2 本地共享随机访问存储LSx RAM

本地共享随机访问存储LSx RAM是安全存储器，具有奇偶校验。这些存储器专用于CPU。

6.3.2 闪存存储器映射

在该型号器件上，集成了一个闪存组，大小为256KB[128KW]。对闪存进行编程的代码应在RAM中执行，在进行擦除或编程操作时，不应以任何形式存取闪存存储体。

表7-2. 闪存存储器映射

器件型号	扇区	地址			ECC 地址		
		大小	起始地址	结尾地址	大小	起始地址	结尾地址
OTP扇区							
AVP32F00157	工厂 OTP 存储体 0（无安全保护）	1520 x 16	0x0007 1000	0x0007 15EF	128 x 16	0x0107 0200	0x0107 02BD
	进芯 OTP 存储体 0（安全）	16 x 16	0x0007 15F0	0x0007 15FF	128 x 16	0x0107 02BE	0x0107 02BF
	用户可配置的 DCSM OTP 组 0	1K x 16	0x0007 8000	0x0007 83FF	128 x 16	0x0107 1000	0x0107 107F
存储体0 扇区							
AVP32F00157	扇区 0	1K x 16	0x0008 0000	0x0008 03FF	128 x 16	0x0108 0000	0x0108 007F
	扇区 1	1K x 16	0x0008 0400	0x0008 07FF	128 x 16	0x0108 0080	0x0108 00FF
	扇区 2	1K x 16	0x0008 0800	0x0008 0BFF	128 x 16	0x0108 0100	0x0108 017F
	扇区 3	1K x 16	0x0008 0C00	0x0008 0FFF	128 x 16	0x0108 0180	0x0108 01FF
	扇区 4	1K x 16	0x0008 1000	0x0008 13FF	128 x 16	0x0108 0200	0x0108 027F
	扇区 5	1K x 16	0x0008 1400	0x0008 17FF	128 x 16	0x0108 0280	0x0108 02FF
	扇区 6	1K x 16	0x0008 1800	0x0008 1BFF	128 x 16	0x0108 0300	0x0108 037F
	扇区 7	1K x 16	0x0008 1C00	0x0008 1FFF	128 x 16	0x0108 0380	0x0108 03FF
	扇区 8	1K x 16	0x0008 2000	0x0008 23FF	128 x 16	0x0108 0400	0x0108 047F
	扇区 9	1K x 16	0x0008 2400	0x0008 27FF	128 x 16	0x0108 0480	0x0108 04FF
	扇区 10	1K x 16	0x0008 2800	0x0008 2BFF	128 x 16	0x0108 0500	0x0108 057F
	扇区 11	1K x 16	0x0008 2C00	0x0008 2FFF	128 x 16	0x0108 0580	0x0108 05FF
	扇区 12	1K x 16	0x0008 3000	0x0008 33FF	128 x 16	0x0108 0600	0x0108 067F
	扇区 13	1K x 16	0x0008 3400	0x0008 37FF	128 x 16	0x0108 0680	0x0108 06FF
	扇区 14	1K x 16	0x0008 3800	0x0008 3BFF	128 x 16	0x0108 0700	0x0108 077F
	扇区 15	1K x 16	0x0008 3C00	0x0008 3FFF	128 x 16	0x0108 0780	0x0108 07FF
	扇区 16	1K x 16	0x0008 4000	0x0008 43FF	128 x 16	0x0108 0800	0x0108 087F
	扇区 17	1K x 16	0x0008 4400	0x0008 47FF	128 x 16	0x0108 0880	0x0108 08FF
	扇区 18	1K x 16	0x0008 4800	0x0008 4BFF	128 x 16	0x0108 0900	0x0108 097F
	扇区 19	1K x 16	0x0008 4C00	0x0008 4FFF	128 x 16	0x0108 0980	0x0108 09FF
	扇区 20	1K x 16	0x0008 5000	0x0008 53FF	128 x 16	0x0108 0A00	0x0108 0A7F
	扇区 21	1K x 16	0x0008 5400	0x0008 57FF	128 x 16	0x0108 0A80	0x0108 0AFF
	扇区 22	1K x 16	0x0008 5800	0x0008 5BFF	128 x 16	0x0108 0B00	0x0108 0B7F
	扇区 23	1K x 16	0x0008 5C00	0x0008 5FFF	128 x 16	0x0108 0B80	0x0108 0BFF
	扇区 24	1K x 16	0x0008 6000	0x0008 63FF	128 x 16	0x0108 0C00	0x0108 0C7F
	扇区 25	1K x 16	0x0008 6400	0x0008 67FF	128 x 16	0x0108 0C80	0x0108 0CFF
	扇区 26	1K x 16	0x0008 6800	0x0008 6BFF	128 x 16	0x0108 0D00	0x0108 0D7F
	扇区 27	1K x 16	0x0008 6C00	0x0008 6FFF	128 x 16	0x0108 0D80	0x0108 0DFF
	扇区 28	1K x 16	0x0008 7000	0x0008 73FF	128 x 16	0x0108 0E00	0x0108 0E7F
	扇区 29	1K x 16	0x0008 7400	0x0008 77FF	128 x 16	0x0108 0E80	0x0108 0EFF
	扇区 30	1K x 16	0x0008 7800	0x0008 7BFF	128 x 16	0x0108 0F00	0x0108 0F7F

器件型号	扇区	地址			ECC 地址		
		大小	起始地址	结尾地址	大小	起始地址	结尾地址
	扇区31	1K x 16	0x0008 7C00	0x0008 7FFF	128 x 16	0x0108 0F80	0x0108 0FFF
	扇区32	1K x 16	0x0008 8000	0x0008 83FF	128 x 16	0x0108 1000	0x0108 107F
	扇区33	1K x 16	0x0008 8400	0x0008 87FF	128 x 16	0x0108 1080	0x0108 10FF
	扇区34	1K x 16	0x0008 8800	0x0008 8BFF	128 x 16	0x0108 1100	0x0108 117F
	扇区35	1K x 16	0x0008 8C00	0x0008 8FFF	128 x 16	0x0108 1180	0x0108 11FF
	扇区36	1K x 16	0x0008 9000	0x0008 93FF	128 x 16	0x0108 1200	0x0108 127F
	扇区37	1K x 16	0x0008 9400	0x0008 97FF	128 x 16	0x0108 1280	0x0108 12FF
	扇区38	1K x 16	0x0008 9800	0x0008 9BFF	128 x 16	0x0108 1300	0x0108 137F
	扇区39	1K x 16	0x0008 9C00	0x0008 9FFF	128 x 16	0x0108 1380	0x0108 13FF
	扇区40	1K x 16	0x0008 A000	0x0008 A3FF	128 x 16	0x0108 1400	0x0108 147F
	扇区41	1K x 16	0x0008 A400	0x0008 A7FF	128 x 16	0x0108 1480	0x0108 14FF
	扇区42	1K x 16	0x0008 A800	0x0008 ABFF	128 x 16	0x0108 1500	0x0108 157F
	扇区43	1K x 16	0x0008 AC00	0x0008 AFFF	128 x 16	0x0108 1580	0x0108 15FF
	扇区44	1K x 16	0x0008 B000	0x0008 B3FF	128 x 16	0x0108 1600	0x0108 167F
	扇区45	1K x 16	0x0008 B400	0x0008 B7FF	128 x 16	0x0108 1680	0x0108 16FF
	扇区46	1K x 16	0x0008 B800	0x0008 BBFF	128 x 16	0x0108 1700	0x0108 177F
	扇区47	1K x 16	0x0008 BC00	0x0008 BFFF	128 x 16	0x0108 1780	0x0108 17FF
	扇区48	1K x 16	0x0008 C000	0x0008 C3FF	128 x 16	0x0108 1800	0x0108 187F
	扇区49	1K x 16	0x0008 C400	0x0008 C7FF	128 x 16	0x0108 1880	0x0108 18FF
	扇区50	1K x 16	0x0008 C800	0x0008 CBFF	128 x 16	0x0108 1900	0x0108 197F
	扇区51	1K x 16	0x0008 CC00	0x0008 CFFF	128 x 16	0x0108 1980	0x0108 19FF
	扇区52	1K x 16	0x0008 D000	0x0008 D3FF	128 x 16	0x0108 1A00	0x0108 1A7F
	扇区53	1K x 16	0x0008 D400	0x0008 D7FF	128 x 16	0x0108 1A80	0x0108 1AFF
	扇区54	1K x 16	0x0008 D800	0x0008 DBFF	128 x 16	0x0108 1B00	0x0108 1B7F
	扇区55	1K x 16	0x0008 DC00	0x0008 DFFF	128 x 16	0x0108 1B80	0x0108 1BFF
	扇区56	1K x 16	0x0008 E000	0x0008 E3FF	128 x 16	0x0108 1C00	0x0108 1C7F
	扇区57	1K x 16	0x0008 E400	0x0008 E7FF	128 x 16	0x0108 1C80	0x0108 1CFF
	扇区58	1K x 16	0x0008 E800	0x0008 EBFF	128 x 16	0x0108 1D00	0x0108 1D7F
	扇区59	1K x 16	0x0008 EC00	0x0008 EFFF	128 x 16	0x0108 1D80	0x0108 1DFF
	扇区60	1K x 16	0x0008 F000	0x0008 F3FF	128 x 16	0x0108 1E00	0x0108 1E7F
	扇区61	1K x 16	0x0008 F400	0x0008 F7FF	128 x 16	0x0108 1E80	0x0108 1EFF
	扇区62	1K x 16	0x0008 F800	0x0008 FBFF	128 x 16	0x0108 1F00	0x0108 1F7F
	扇区63	1K x 16	0x0008 FC00	0x0008 FFFF	128 x 16	0x0108 1F80	0x0108 1FFF
	扇区64	1K x 16	0x0009 0000	0x0009 03FF	128 x 16	0x0108 2000	0x0108 207F
	扇区65	1K x 16	0x0009 0400	0x0009 07FF	128 x 16	0x0108 2080	0x0108 20FF
	扇区66	1K x 16	0x0009 0800	0x0009 0BFF	128 x 16	0x0108 2100	0x0108 217F
	扇区67	1K x 16	0x0009 0C00	0x0009 0FFF	128 x 16	0x0108 2180	0x0108 21FF
	扇区68	1K x 16	0x0009 1000	0x0009 13FF	128 x 16	0x0108 2200	0x0108 227F
	扇区69	1K x 16	0x0009 1400	0x0009 17FF	128 x 16	0x0108 2280	0x0108 22FF
	扇区70	1K x 16	0x0009 1800	0x0009 1BFF	128 x 16	0x0108 2300	0x0108 237F
	扇区71	1K x 16	0x0009 1C00	0x0009 1FFF	128 x 16	0x0108 2380	0x0108 23FF
	扇区72	1K x 16	0x0009 2000	0x0009 23FF	128 x 16	0x0108 2400	0x0108 247F
	扇区73	1K x 16	0x0009 2400	0x0009 27FF	128 x 16	0x0108 2480	0x0108 24FF
	扇区74	1K x 16	0x0009 2800	0x0009 2BFF	128 x 16	0x0108 2500	0x0108 257F
	扇区75	1K x 16	0x0009 2C00	0x0009 2FFF	128 x 16	0x0108 2580	0x0108 25FF
	扇区76	1K x 16	0x0009 3000	0x0009 33FF	128 x 16	0x0108 2600	0x0108 267F

器件型号	扇区	地址			ECC 地址		
		大小	起始地址	结尾地址	大小	起始地址	结尾地址
	扇区 77	1K x 16	0x0009 3400	0x0009 37FF	128 x 16	0x0108 2680	0x0108 26FF
	扇区 78	1K x 16	0x0009 3800	0x0009 3BFF	128 x 16	0x0108 2700	0x0108 277F
	扇区 79	1K x 16	0x0009 3C00	0x0009 3FFF	128 x 16	0x0108 2780	0x0108 27FF
	扇区 80	1K x 16	0x0009 4000	0x0009 43FF	128 x 16	0x0108 2800	0x0108 287F
	扇区 81	1K x 16	0x0009 4400	0x0009 47FF	128 x 16	0x0108 2880	0x0108 28FF
	扇区 82	1K x 16	0x0009 4800	0x0009 4BFF	128 x 16	0x0108 2900	0x0108 297F
	扇区 83	1K x 16	0x0009 4C00	0x0009 4FFF	128 x 16	0x0108 2980	0x0108 29FF
	扇区 84	1K x 16	0x0009 5000	0x0009 53FF	128 x 16	0x0108 2A00	0x0108 2A7F
	扇区 85	1K x 16	0x0009 5400	0x0009 57FF	128 x 16	0x0108 2A80	0x0108 2AFF
	扇区 86	1K x 16	0x0009 5800	0x0009 5BFF	128 x 16	0x0108 2B00	0x0108 2B7F
	扇区 87	1K x 16	0x0009 5C00	0x0009 5FFF	128 x 16	0x0108 2B80	0x0108 2BFF
	扇区 88	1K x 16	0x0009 6000	0x0009 63FF	128 x 16	0x0108 2C00	0x0108 2C7F
	扇区 89	1K x 16	0x0009 6400	0x0009 67FF	128 x 16	0x0108 2C80	0x0108 2CFF
	扇区 90	1K x 16	0x0009 6800	0x0009 6BFF	128 x 16	0x0108 2D00	0x0108 2D7F
	扇区 91	1K x 16	0x0009 6C00	0x0009 6FFF	128 x 16	0x0108 2D80	0x0108 2DFF
	扇区 92	1K x 16	0x0009 7000	0x0009 73FF	128 x 16	0x0108 2E00	0x0108 2E7F
	扇区 93	1K x 16	0x0009 7400	0x0009 77FF	128 x 16	0x0108 2E80	0x0108 2EFF
	扇区 94	1K x 16	0x0009 7800	0x0009 7BFF	128 x 16	0x0108 2F00	0x0108 2F7F
	扇区 95	1K x 16	0x0009 7C00	0x0009 7FFF	128 x 16	0x0108 2F80	0x0108 2FFF
	扇区 96	1K x 16	0x0009 8000	0x0009 83FF	128 x 16	0x0108 3000	0x0108 307F
	扇区 97	1K x 16	0x0009 8400	0x0009 87FF	128 x 16	0x0108 3080	0x0108 30FF
	扇区 98	1K x 16	0x0009 8800	0x0009 8BFF	128 x 16	0x0108 3100	0x0108 317F
	扇区 99	1K x 16	0x0009 8C00	0x0009 8FFF	128 x 16	0x0108 3180	0x0108 31FF
	扇区 100	1K x 16	0x0009 9000	0x0009 93FF	128 x 16	0x0108 3200	0x0108 327F
	扇区 101	1K x 16	0x0009 9400	0x0009 97FF	128 x 16	0x0108 3280	0x0108 32FF
	扇区 102	1K x 16	0x0009 9800	0x0009 9BFF	128 x 16	0x0108 3300	0x0108 337F
	扇区 103	1K x 16	0x0009 9C00	0x0009 9FFF	128 x 16	0x0108 3380	0x0108 33FF
	扇区 104	1K x 16	0x0009 A000	0x0009 A3FF	128 x 16	0x0108 3400	0x0108 347F
	扇区 105	1K x 16	0x0009 A400	0x0009 A7FF	128 x 16	0x0108 3480	0x0108 34FF
	扇区 106	1K x 16	0x0009 A800	0x0009 ABFF	128 x 16	0x0108 3500	0x0108 357F
	扇区 107	1K x 16	0x0009 AC00	0x0009 AFFF	128 x 16	0x0108 3580	0x0108 35FF
	扇区 108	1K x 16	0x0009 B000	0x0009 B3FF	128 x 16	0x0108 3600	0x0108 367F
	扇区 109	1K x 16	0x0009 B400	0x0009 B7FF	128 x 16	0x0108 3680	0x0108 36FF
	扇区 110	1K x 16	0x0009 B800	0x0009 BBFF	128 x 16	0x0108 3700	0x0108 377F
	扇区 111	1K x 16	0x0009 BC00	0x0009 BFFF	128 x 16	0x0108 3780	0x0108 37FF
	扇区 112	1K x 16	0x0009 C000	0x0009 C3FF	128 x 16	0x0108 3800	0x0108 387F
	扇区 113	1K x 16	0x0009 C400	0x0009 C7FF	128 x 16	0x0108 3880	0x0108 38FF
	扇区 114	1K x 16	0x0009 C800	0x0009 CBFF	128 x 16	0x0108 3900	0x0108 397F
	扇区 115	1K x 16	0x0009 CC00	0x0009 CFFF	128 x 16	0x0108 3980	0x0108 39FF
	扇区 116	1K x 16	0x0009 D000	0x0009 D3FF	128 x 16	0x0108 3A00	0x0108 3A7F
	扇区 117	1K x 16	0x0009 D400	0x0009 D7FF	128 x 16	0x0108 3A80	0x0108 3AFF
	扇区 118	1K x 16	0x0009 D800	0x0009 DBFF	128 x 16	0x0108 3B00	0x0108 3B7F
	扇区 119	1K x 16	0x0009 DC00	0x0009 DFFF	128 x 16	0x0108 3B80	0x0108 3BFF
	扇区 120	1K x 16	0x0009 E000	0x0009 E3FF	128 x 16	0x0108 3C00	0x0108 3C7F
	扇区 121	1K x 16	0x0009 E400	0x0009 E7FF	128 x 16	0x0108 3C80	0x0108 3CFF
	扇区 122	1K x 16	0x0009 E800	0x0009 EBFF	128 x 16	0x0108 3D00	0x0108 3D7F

器件型号	扇区	地址			ECC 地址		
		大小	起始地址	结尾地址	大小	起始地址	结尾地址
	扇区 123	1K x 16	0x0009 EC00	0x0009 EFFF	128 x 16	0x0108 3D80	0x0108 3DFF
	扇区 124	1K x 16	0x0009 F000	0x0009 F3FF	128 x 16	0x0108 3E00	0x0108 3E7F
	扇区 125	1K x 16	0x0009 F400	0x0009 F7FF	128 x 16	0x0108 3E80	0x0108 3EFF
	扇区 126	1K x 16	0x0009 F800	0x0009 FBFF	128 x 16	0x0108 3F00	0x0108 3F7F
	扇区 127	1K x 16	0x0009 FC00	0x0009 FFFF	128 x 16	0x0108 3F80	0x0108 3FFF

预发布

6.3.3 外设寄存器内存映射

表7-3. 外设寄存器内存映射

位字段名称		库驱动定义名称	起始地址	受流水线保护
实例	结构			
外设帧 0 (PF0)				
-	-	M0_RAM_BASE	0x0000_0000	-
-	-	M1_RAM_BASE	0x0000_0400	-
AdcaResultRegs	ADC_RESULT_REGS	ADCARESULT_BASE	0x0000_0B00	-
AdccResultRegs	ADC_RESULT_REGS	ADCCRESULT_BASE	0x0000_0B40	-
CpuTimer0Regs	CPUTIMER_REGS	CPUTIMER0_BASE	0x0000_0C00	-
CpuTimer1Regs	CPUTIMER_REGS	CPUTIMER1_BASE	0x0000_0C08	-
CpuTimer2Regs	CPUTIMER_REGS	CPUTIMER2_BASE	0x0000_0C10	-
PieCtrlRegs	PIE_CTRL_REGS	PIECTRL_BASE	0x0000_0CE0	-
PieVectTable	PIE_VECT_TABLE	PIEVECTTABLE_BASE	0x0000_0D00	-
-	-	LS0_RAM_BASE	0x0000_8000	-
-	-	LS1_RAM_BASE	0x0000_A000	-
UidRegs	UID_REGS	UID_BASE	0x0007_1140	-
DcsmZ1OtpRegs	DCSM_Z1_OTP	DCSM_Z1OTP_BASE	0x0007_8000	-
DcsmZ2OtpRegs	DCSM_Z2_OTP	DCSM_Z2OTP_BASE	0x0007_8200	-
外设帧 1 (PF1)				
EPwm1Regs	EPWM_REGS	EPWM1_BASE	0x0000_4000	是
EPwm2Regs	EPWM_REGS	EPWM2_BASE	0x0000_4100	是
EPwm3Regs	EPWM_REGS	EPWM3_BASE	0x0000_4200	是
EPwm4Regs	EPWM_REGS	EPWM4_BASE	0x0000_4300	是
EPwm5Regs	EPWM_REGS	EPWM5_BASE	0x0000_4400	是
EPwm6Regs	EPWM_REGS	EPWM6_BASE	0x0000_4500	是
EPwm7Regs	EPWM_REGS	EPWM7_BASE	0x0000_4600	是
EQep1Regs	EQEP_REGS	EQEP1_BASE	0x0000_5100	是
EQep2Regs	EQEP_REGS	EQEP2_BASE	0x0000_5140	是
ECap1Regs	ECAP_REGS	ECAP1_BASE	0x0000_5200	是
ECap2Regs	ECAP_REGS	ECAP2_BASE	0x0000_5240	是
ECap3Regs	ECAP_REGS	ECAP3_BASE	0x0000_5280	是
Cmpss1Regs	CMPSS_REGS	CMPSS1_BASE	0x0000_5500	是
CmpssLite2Regs	CMPSS_LITE_REGS	CMPSSLITE2_BASE	0x0000_5540	是
CmpssLite3Regs	CMPSS_LITE_REGS	CMPSSLITE3_BASE	0x0000_5580	是
CmpssLite4Regs	CMPSS_LITE_REGS	CMPSSLITE4_BASE	0x0000_55C0	是
外设帧 6 (PF6)				
Epg1Regs	EPG_REGS	EPG1_BASE	0x0005_EC00	是
Epg1MuxRegs	EPG_MUX_REGS	EPG1MUX_BASE	0x0005_ECD0	是
DcsmZ1Regs	DCSM_Z1_REGS	DCSM_Z1_BASE	0x0005_F000	是
DcsmZ2Regs	DCSM_Z2_REGS	DCSM_Z2_BASE	0x0005_F080	是
DcsmCommonRegs	DCSM_COMMON_REGS	DCSMCOMMON_BASE	0x0005_F0C0	是
MemCfgRegs	MEM_CFG_REGS	MEMCFG_BASE	0x0005_F400	是
AccessProtectionRegs	ACCESS_PROTECTION_REGS	ACCESSPROTECTION_BASE	0x0005_F500	是
MemoryErrorRegs	MEMORY_ERROR_REGS	MEMORYERROR_BASE	0x0005_F540	是
TestErrorRegs	TEST_ERROR_REGS	TESTERROR_BASE	0x0005_F590	是

位字段名称		库驱动定义名称	起始地址	受流水线保护
实例	结构			
Flash0CtrlRegs	FLASH_CTRL_REGS	FLASH0CTRL_BASE	0x0005_F800	是
Flash0EccRegs	FLASH_ECC_REGS	FLASH0ECC_BASE	0x0005_FB00	是
外设帧 7 (PF7)				
CanaRegs	CAN_REGS	CANA_BASE	0x0004_8000	是
-	-	CANA_MSG_RAM_BASE	0x0004_9000	是
LCMCPU1Regs	LCM_REGS	LCM_CPU1_BASE	0x0004_C000	是
-	-	MCANA_DRIVER_BASE	0x0005_8000	是
McanaSsRegs	MCANSS_REGS	MCANASS_BASE	0x0005_C400	是
McanaRegs	MCAN_REGS	MCANA_BASE	0x0005_C600	是
McanaErrorRegs	MCAN_ERROR_REGS	MCANA_ERROR_BASE	0x0005_C800	是
MpostRegs	MPOST_REGS	MPOST_BASE	0x0005_E200	是
Dcc0Regs	DCC_REGS	DCC0_BASE	0x0005_E700	是
外设帧 8 (PF8)				
LinaRegs	LIN_REGS	LINA_BASE	0x0000_6A00	是
外设帧 9 (PF9)				
WdRegs	WD_REGS	WD_BASE	0x0000_7000	是
NmiIntruptRegs	NMI_INTRUPT_REGS	NMI_BASE	0x0000_7060	是
XintRegs	XINT_REGS	XINT_BASE	0x0000_7070	是
SciaRegs	SCI_REGS	SCIA_BASE	0x0000_7200	是
ScibRegs	SCI_REGS	SCIB_BASE	0x0000_7210	是
ScicRegs	SCI_REGS	SCIC_BASE	0x0000_7220	是
I2caRegs	I2C_REGS	I2CA_BASE	0x0000_7300	是
I2cbRegs	I2C_REGS	I2CB_BASE	0x0000_7340	是

6.4 标识

表7-4 列出了器件标识寄存器。有关这些器件标识寄存器的其他信息可查阅用户手册。

表7-4. 器件标识寄存器

名称	地址	大小(x16)	说明	
			位	选项
PARTIDL	0x0005 D008	2	14-13 Not Available	1 = N/A 2 = N/A 3 = N/A
			10-8 PIN_COUNT	2 = 64 引脚(QP) 3 = 80 引脚(QP) 4 = 48 引脚(QP) 5 = 32 引脚(QN) 7 = 48 引脚(QN) 8 = 64 引脚（QP，VREGENZ）
			7-6 QUAL	0 = 工程样片 2 = 正式芯片
PARTIDH	0x0005 D00A	2	器件型号标识号 AVP32F00157	0x07FF 0500
REVID	0x0005 D00C	2	器件版本号	
UID_UNIQUE0	0x0007 114A	2	唯一标识号。此编号在具有相同PARTIDH的每个单独器件上是不同的。此唯一编号可以用作应用中的序列号。	
UID_UNIQUE1	0x0007 114C	2	唯一标识号。此编号在具有相同PARTIDH的每个单独器件上是不同的。此唯一编号可以用作应用中的序列号。	

6.5 处理器CPU

CPU是32位定点处理器。该器件借鉴了数字信号处理的最佳特性；精简指令集计算RISC；以及微控制器架构、固件和工具集。

CPU的特性包含改进型的哈佛总线架构和循环寻址。RISC特性是单周期指令执行、寄存器到寄存器操作和改进型的哈佛总线架构。微控制器特性包含通过直观的指令集、字节打包和解包以及位操作实现易用性。CPU修改后的哈佛架构使指令和数据获取能够并行执行。CPU可以读取指令和数据，同时写入数据以在整个流水线中保持单周期指令操作。CPU通过六条独立的地址/数据总线完成此操作。

6.5.1 浮点单元FPU

DSP加浮点FPU处理器通过增加支持IEEE单精度浮点运算的寄存器和指令来扩展DSP定点CPU的功能。

具有DSP+FPU的器件包含标准处理器寄存器集以及一组额外的浮点单元寄存器。额外的浮点单元寄存器如下：

- 八个浮点结果寄存器，RnH（其中 n=0–7）
- 浮点状态寄存器STF
- 重复块寄存器RB

除RB寄存器外，所有浮点寄存器都采用影子加载技术。这种影子结构可用于高优先级中断，以实现浮点寄存器的快速上下文保存和恢复。

6.5.2 三角法数学单元TMU

三角函数加速器TMU通过增加指令扩展DSP+FPU的功能，利用这种功能可加速执行常见三角函数和表 7-5 中所列算术运算。

表7-5. TMU支持的指令

指令	C 等效运算	流水线周期
MPY2PIF32 RaH,RbH	a = b * 2π	2/3
DIV2PIF32 RaH,RbH	a = b / 2π	2/3
DIVF32 RaH,RbH,RcH	a = b/c	5
SQRTF32 RaH,RbH	a = sqrt(b)	5
SINPUF32 RaH,RbH	a = sin(b*2π)	4
COSPUF32 RaH,RbH	a = cos(b*2π)	4
ATANPUF32 RaH,RbH	a = atan(b)/2π	4
QUADF32 RaH,RbH,RcH,RdH	用于协助计算 ATANPU2 的运算	5

对现有指令、流水线或内存总线架构均未做任何更改。所有TMU指令都使用现有的FPU寄存器集R0H至R7H来执行运算。

6.5.3 VCRC单元

循环冗余校验CRC算法提供了一种简单的方法来验证大型数据块、通信数据包或代码段上的数据完整性。CPU+VCRC可执行8位、16位、24位和32位CRC。例如，VCRC可以在10个周期内计算出块长度为10字节的CRC。CRC结果寄存器包含当前CRC，每次执行CRC指令时该CRC都会更新。

以下是VCRC模块的CRC计算逻辑使用的多项式：

- CRC8多项式=0x07
- CRC16 多项式1 = 0x8005
- CRC16 多项式2 = 0x1021
- CRC24 多项式= 0x5d6dcb
- CRC32 多项式1 = 0x04c11db7
- CRC32 多项式2 = 0x1edc6f41

该模块可以在单个周期内为一个字节的数据计算CRC。CRC8、CRC16、CRC24和CRC32的CRC计算是按字节完成的（而不是计算内核读取的完整16位或32位数据），以便与各种标准规定的按字节计算要求保持一致。

VCRC单元还允许用户提供任何多项式的大小(1b-32b)和值，来满足自定义CRC要求。使用自定义多项式时，CRC执行时间会增加到三个周期。

6.5.4 锁步比较模块LCM

运行期间的硬件模块完整性是一项关键的功能安全要求。由锁步CPU架构（两个CPU执行相同功能，并且不断比较CPU的输出）实现的硬件冗余是一种经过实践检验的方法，可实现对永久故障和瞬态故障的高诊断覆盖率。实施的锁步比较器模块LCM用于比较CPU的输出，从而检测永久故障和瞬态故障。

LCM可实现下列特性：

- 流水线架构
- 冗余比较
- 自检能力
  - 匹配和不匹配测试
  - 错误强制功能
- 时间冗余：两个模块的运行错开两个周期，以解决时钟、电源等常见原因故障问题。这可确保时间冗余。
- 空间冗余：每个模块在物理上是独立的，并对其输出进行比较。物理分离提供了空间冗余。
- 非延迟功能输出路径，可为系统提供非延迟CPU执行（同时仍然具有时间冗余）。
- 使用奇偶校验方案对模块的关键存储器映射寄存器进行寄存器保护。

图 7-2 显示了LCM功能框图。



Functional Input
Primary Module
Functional Output
Lockstep Delay
Lockstep Delay
LCM_CONTROL.CMPEN
SYSCLK
Secondary/
RedundantModule
Comparator
CompareError
OR
Clock Enable
Comparator
(Redundant)
LSEN.Enable

图7-2. LCM 模块框图

6.6 器件引导模式

本节介绍了默认引导模式以及该器件支持的所有可用引导模式。引导ROM使用引导模式选择、通用输入/输出引脚来确定引导模式配置。

表 7-6 显示了可供默认引导模式选择引脚选择的引导模式选项。用户可以选择对器件进行编程，以自定义引导表中可选的引导模式以及使用的引导模式选择引脚。

所有支持的外设引导模式都使用外设模块的第一个单元，如SCIA、SPIA、I2CA、CANA等。凡是本章提到的这些引导模式，例如SCI引导实际均指第一个模块编组，如SCIA端口上的SCI引导。这同样适用于其它外设引导。

可查阅复位XRSn开关特性表和tboot-flash在闪存中第一次取指令之前的引导ROM执行时间的复位时序图。

表 7-6. 器件默认引导模式

引导模式	GPIO24 (默认引导模式选择引脚1)	GPIO32 (默认引导模式选择引脚0)
并行IO	0	0
SCI/等待引导(1)	0	1
CAN	1	0
闪存	1	1

(1)只要SCI 在SCI 自动波特率锁定过程中继续等待“A”或“a”，SCI 引导模式就可用作等待引导模式。

表 7-7 列出了器件上可能支持的引导模式。默认引导模式引脚为GPIO24（引导模式引脚1）和GPIO32（引导模式引脚0）。如果用户在这些引脚上也使用外设，则可选择为引导模式引脚设置弱上拉，因此上拉可能会过驱动。在此器件上，客户可以通过对用户可配置的双代码安全模块(DCSM) OTP位置进行编程来更改出厂默认的引导模式引脚。

表 7-7. 所有可用的引导模式

引导模式编号	引导模式
0	并行
1	SCI/等待
2	CAN
3	闪存
4	等待
5	RAM
6	SPI
7	I2C
8	CAN FD
10	安全闪存

6.6.1 器件引导配置

本节详细介绍了可用的引导配置以及如何对其进行配置。该器件支持0到3个引导模式选择引脚，以及1到8种配置的引导模式。

要更改器件并将其从默认设置配置为适合应用程序的自定义设置，应遵从以下过程：

1. 确定期望应用程序能够引导的所有方式。例如：用于主应用程序的闪存引导主引导选项、用于固件更新的CAN引导次级引导选项、用于调试的SCI引导三级引导选项等。
2. 根据所需引导模式的数量，确定需要多少个引导模式选择引脚BMSP来在所选的引导模式之间进行选择。例如需要2个BMSP来在3个引导模式选项之间进行选择。
3. 将所需的BMSP分配到物理GPIO引脚。例如，BMSP0到GPIO10，BMSP1到GPIO51，BMSP2保留为默认禁用状态。有关执行这些配置的详细信息，可查阅第7.6.1.1节。
4. 将确定的引导模式定义分配给自定义引导表中与BMSP的解码值相关的索引。例如，BOOTDEF0=引导至闪存，BOOTDEF1=CAN引导，BOOTDEF2=SCI引导；所有其它BOOTDEFx保留为默认值/无。有关如何设置和配置自定义引导模式表的详细信息，可查阅第7.6.1.2节。

此外，用户手册的“引导模式示例用例”一节提供了有关如何配置BMSP和自定义引导表的示例用例。

备注

CAN引导模式默认打开XTAL。在使用CAN引导模式之前，应确保在应用中安装了XTAL。

6.6.1.1 配置引导模式引脚

本节介绍了用户如何通过在用户可配置双区域安全模块DCSM OTP中对BOOTPIN-CONFIG位置（可查阅表 7-8）进行编程来自定义引导模式选择引脚。DCSM OTP中的位置是Z1-OTP-BOOTPIN-CONFIG或Z2-OTP-BOOTPIN-CONFIG。调试时，EMU-BOOTPIN-CONFIG是Z1-OTP-BOOTPIN-CONFIG/Z2-OTP-BOOTPIN-CONFIG引导仿真可进行编程模拟，在不写入OTP的情况下使用不同的引导模式进行试验。可根据需要对器件进行编程，以使用0、1、2或3个引导模式选择引脚。

备注

使用Z2-OTP-BOOTPIN-CONFIG时，在此位置编程的配置将优先于Z1-OTP-BOOTPIN-CONFIG中的配置。建议先使用Z1-OTP-BOOTPIN-CONFIG，然后如果需要更改OTP配置，请改为使用Z2- OTP-BOOTPIN-CONFIG。

表7-8. BOOTPIN-CONFIG位字段

位	名称	说明
31:24	密钥	将0x5A 写入这 8 位以指示该寄存器中的位有效
23:16	引导模式选择引脚 2 (BMSP2)	请参阅 BMSP0 说明，BMSP2 除外
15:8	引导模式选择引脚 1 (BMSP1)	请参阅 BMSP0 说明，BMSP1 除外
7:0	引导模式选择引脚 0 (BMSP0)	设置为在引导期间使用的 GPIO 引脚（最多 255）： - 0x0 = GPIO0 - 0x01 = GPIO1 - 等等 写入 0xFF 会禁用 BMSP0，此引脚不再用于选择引导模式。

备注

GPIO224到253是模拟引脚，但如果软件写入GPIOHAMSEL寄存器位，则可以在这些引脚上进行数字输入。

以下GPIO**不能**用作BMSP。如选择用于特定的BMSP，引导ROM将自动为BMSP0和BMSP1选择出厂默认GPIO。BMSP2的出厂默认值为0xFF将禁用此BMSP。

- GPIO36、38、39、47、50-223、225、229、230-241、243

表7-9. 独立引导模式选择引脚解码

BOOTPIN_CONFIG 密钥	BMSP0	BMSP1	BMSP2	实现的引导模式
!= 0x5A	不用考虑	不用考虑	不用考虑	由出厂默认 BMSP 定义的引导
= 0x5A	0xFF	0xFF	0xFF	引导模式 0 的引导表中定义的引导（禁用所有 BMSP）
	有效 GPIO	0xFF	0xFF	由 BMSP0 值定义的引导（禁用 BMSP1 和 BMSP2）
	0xFF	有效 GPIO	0xFF	由 BMSP1 值定义的引导（禁用 BMSP0 和 BMSP2）
	0xFF	0xFF	有效 GPIO	由 BMSP2 值定义的引导（禁用 BMSP0 和 BMSP1）
	有效 GPIO	有效 GPIO	0xFF	由 BMSP0 和 BMSP1 的值定义的引导（禁用 BMSP2）
	有效 GPIO	0xFF	有效 GPIO	由 BMSP0 和 BMSP2 的值定义的引导（禁用 BMSP1）
	0xFF	有效 GPIO	有效 GPIO	由 BMSP1 和 BMSP2 的值定义的引导（禁用 BMSP0）
	有效 GPIO	有效 GPIO	有效 GPIO	由 BMSP0、BMSP1 和 BMSP2 的值定义的引导
	GPIO 无效	有效 GPIO	有效 GPIO	BMSP0 被复位为出厂默认 BMSP0 GPIO 由 BMSP0、BMSP1 和 BMSP2 的值定义的引导
	有效 GPIO	GPIO 无效	有效 GPIO	BMSP1 被复位为出厂默认 BMSP1 GPIO 由 BMSP0、BMSP1 和 BMSP2 的值定义的引导
	有效 GPIO	有效 GPIO	GPIO 无效	BMSP2 被复位为出厂默认状态，处于禁用状态由 BMSP0 和 BMSP1 的值定义的引导

备注

解码引导模式时，BMSP0是引导表索引值的最低有效位，BMSP2是最高有效位。建议在禁用BMSP时，先禁用BMSP2。例如，在仅使用BMSP2（禁用BMSP1和BMSP0）的实例中，只能选择引导表索引0和4。在仅使用BMSP0的实例中，可选引导表索引0和1。

6.6.1.2 配置引导模式表选项

本节介绍了如何为器件配置引导定义表BOOTDEF以及相关的引导选项。配置位位于用户可配置DCSM OTP的Z1-OTP-BOOTDEF- LOW和Z1-OTP-BOOTDEF-HIGH寄存器。调试时，EMU-BOOTDEF-LOW和EMU-BOOTDEF-HIGH是Z1-OTP-BOOTDEF-LOW和Z1-OTP-BOOTDEF-HIGH的仿真等效，并且可以进行编程，

以便在不写入OTP的情况下使用不同的引导模式选项进行试验。引导定义表的自定义范围取决于正在使用多少引导模式选择引脚。例如，0个BMSP等于1个索引项、1个BMSP等于2个索引项、2个BMSP等于4个索引项，而3个BMSP等于8个索引项。有关如何设置BOOTPIN_CONFIG和BOOTDEF值的示例，可查阅用户手册。

备注

配置Z2-OTP-BOOTPIN-CONFIG时，将使用Z2-OTP-BOOTDEF-LOW和Z2-OTP-BOOTDEF-HIGH位置，而不是Z1-OTP-BOOTDEF-LOW和Z1-OTP-BOOTDEF-HIGH位置。有关BOOTPIN_CONFIG用法的更多详细信息，可查阅第7.6.1.1节。

表7-10. BOOTDEF位字段

BOOTDEF 名称	字节位置	名称	说明
BOOT_DEF0	7:0	BOOT_DEF0 模式/选项	为引导表的索引 0 设置引导模式。 例如，不同的引导模式及其选项可以包括使用不同 GPIO 来实现特定引导加载程序或使用不同闪存入口点地址的引导模式。任何不支持的引导模式都会导致器件进入等待引导或引导至闪存。 有关表中要设置的有效 BOOTDEF 值，请参阅 *GPIO 分配*。
BOOT_DEF1	15:8	BOOT_DEF1 模式/选项	请参阅 BOOT_DEF0 说明
BOOT_DEF2	23:16	BOOT_DEF2 模式/选项	
BOOT_DEF3	31:24	BOOT_DEF3 模式/选项	
BOOT_DEF4	39:32	BOOT_DEF4 模式/选项	
BOOT_DEF5	47:40	BOOT_DEF5 模式/选项	
BOOT_DEF6	55:48	BOOT_DEF6 模式/选项	
BOOT_DEF7	63:56	BOOT_DEF7 模式/选项	

6.6.2 GPIO 分配

本节详细介绍了用于在设置引导模式的GPIO和引导选项值，这些值存储于Z1-OTP-BOOTDEF-LOW/Z2-OTP-BOOTDEF-LOW和Z1-OTP-BOOTDEF-HIGH/Z2-OTP-BOOTDEF-HIGH的BOOT_DEF存储器位置中。可查阅配置引导模式表选项，了解如何配置BOOT_DEF。选择引导模式选项时，请确认所用特定器件封装的引脚多路复用器选项中提供了必要的引脚。

表7-11. SCI 引导选项

选项	BOOTDEF 值	SCITXDA GPIO	SCIRXDA GPIO
0（默认值）	0x01	GPIO29	GPIO28
1	0x21	GPIO1	GPIO0
2	0x41	GPIO8	GPIO9
3	0x61	GPIO7	GPIO3
4	0x81	GPIO16	GPIO3

表7-12.CAN引导选项

选项	BOOTDEF 值	CANTXA GPIO	CANRXA GPIO
0（默认值）	0x02	GPIO7	GPIO5
1	0x22	GPIO32	GPIO33
2	0x42	GPIO2	GPIO3
3	0x62	GPIO13	GPIO12

表7-13.CANFD引导选项

选项	BOOTDEF 值	MCANTXA GPIO	MCANRXA GPIO
0（默认值）	0x08	GPIO4	GPIO5
1	0x28	GPIO1	GPIO0
2	0x48	GPIO13	GPIO12
3（DEBUG-发送测试）	0x68	GPIO4	GPIO5
4（DEBUG-发送测试）	0x88	GPIO1	GPIO0
5（DEBUG-发送测试）	0xA8	GPIO13	GPIO12

表7-14.I2C引导选项

选项	BOOTDEF 值	SDAA GPIO	SCLA GPIO
0	0x07	GPIO0	GPIO1
1	0x27	GPIO32	GPIO33
2	0x47	GPIO5	GPIO4

表7-15.RAM引导选项

选项	BOOTDEF 值	RAM 入口地址
0	0x05	0x0000 0000

表7-16.闪存引导选项

选项	BOOTDEF 值	闪存入口地址	闪存扇区
0（默认值）	0x03	0x0008 0000	组0 扇区0
1	0x23	0x0008 8000	组0 扇区32
2	0x43	0x0008 FFF0	组0 扇区63 末尾
3	0x63	0x0009 0000	组0 扇区64
4	0x83	0x0009 8000	组0 扇区96
6	0xA3	0x0009 FFF0	组0 扇区127 末尾

表7-17.安全闪存启动选项

选项	BOOTDEF 值	闪存入口地址	闪存扇区
0（默认值）	0x0A	0x0008 0000	组0 扇区0
1	0x2A	0x0008 8000	组0 扇区32
2	0x4A	0x0008 FFF0	组0 扇区63 末尾
3	0x6A	0x0009 0000	组0 扇区64
4	0x8A	0x0009 8000	组0 扇区96

表7-18.等待引导选项

选项	BOOTDEF 值	看门狗
0	0x04	被启用
1	0x24	禁用

表7-19.SPI引导选项

选项	BOOTDEF值	SPISIMOA	SPISOMIA	SPICLKA	SPISTEA
0	0x06	GPIO7	GPIO1	GPIO3	GPIO5
1	0x26	GPIO16	GPIO1	GPIO3	GPIO0
2	0x46	GPIO8	GPIO10	GPIO9	GPIO11
3	0x66	GPIO16	GPIO13	GPIO12	GPIO29

表 7-20. 并行引导选项

选项	BOOTDEF 值	D0-D7 GPIO	DSP控制GPIO	主机控制GPIO
0（默认值）	0x00	D0 - GPIO0	GPIO224	GPIO242
		D1 - GPIO1		
		D2 - GPIO3		
		D3 - GPIO4		
		D4 - GPIO5		
		D5 - GPIO7		
		D6 - GPIO28		
		D7 - GPIO29		
1	0x20	D0 - GPIO0	GPIO12	GPIO13
		D1 - GPIO1		

选项	BOOTDEF 值	D0-D7 GPIO	DSP控制GPIO	主机控制GPIO
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO4		
		D5 - GPIO5		
		D6 - GPIO6		
		D7 - GPIO7		
2	0x40	D0 - GPIO0	GPIO16	GPIO29
		D1 - GPIO1		
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO4		
		D5 - GPIO5		
		D6 - GPIO6		
		D7 - GPIO7		

6.7 安全性

双代码安全模块DCSM可实现芯片的安全特性。主要的防御层是保护芯片边界，该功能应始终启用。此外，双区域安全功能还支持代码分区。

6.7.1 保护芯片边界

应使用以下两项功能以及固件更新代码中的身份验证来帮助防止未经授权的代码在器件上运行。

6.7.1.1 JTAGLOCK

在 USER OTP中启用JTAGLOCK功能，将禁用对器件资源的JTAG访问，如调试探针。

6.7.1.2 零引脚引导

在USER OTP中启用零引脚引导选项及闪存引导，将阻止所有基于引脚的外部引导加载程序选项，例如SCI、CAN、并行。

6.7.2 双区域安全


双区域安全机制为两个区域提供保护：区域1和区域2。这两个区域的安全实现机制是相同的。每个区域都有自身的专用安全资源如OTP存储器和安全ROM，和分配的安全资源如LSx RAM和闪存扇区。

6.7.3 免责声明

代码安全模块免责声明

本器件所包含的代码安全模块CSM旨在对存储在相关存储器中的数据进行密码保护。然而，原厂不保证或承诺CSM不会受到损坏或破坏，也不保证或承诺存储在相关存储器中的数据不能通过其它方式访问。除上述内容外，也未对本器件的CSM或运行做任何保证或表示，包括对适销性或特定用途适用性的任何潜在保证。

在任何情况下，原厂对以任何方法使用CSM或本器件产生的任何必然、特殊、间接、偶然或惩罚性损害概不负责，无论是否已告知上述损害。排除的损害包括但不限于数据丢失、信誉损失、使用损失、业务中断或其他经济损失。



6.8 看门狗

该看门狗模块与前序系列数字信号处理器上的模块相同，但对计数器的软件复位之间的时间提供一个可编程的窗口下限。默认情况下会禁用此窗口倒计时，因此该看门狗完全向后兼容。

看门狗生成复位或中断。看门狗经内部振荡器计和分频器电路后提供计时。图 7-3 显示了看门狗模块内的各种功能块。




图7-3. 带窗口的看门狗模块框图

6.9 CPU定时器

CPU定时器0，1，和2是完全一样的32位定时器，具有可预设定周期和16位时钟预分频的功能。此定时器具有32位递减计数寄存器，该寄存器在计数器达到0时生成一个中断。计数器以CPU时钟速度除以预分频值设置形式递减。当计数器达到0时，则自动重新加载32位周期值。

CPU定时器0用于普通用途并连接至PIE块。CPU定时器1也用于普通用途，并连接至CPU的INT13。CPU定时器2为实时操作系统保留。该定时器连接至CPU的INT14。如果未使用实时操作系统，CPU定时器2也可用于普通用途。

CPU定时器2可由下列任一器件计时：

- SYSCLK，默认选项
- 内部振荡器1，INTOSC1
- 内部振荡器2，INTOSC2
- X1，XTAL

6.10 双路时钟比较器DCC

DCC模块用于根据第二时钟评估和监测时钟输入，第二时钟可以是更准确和可靠的版本。该仪器用于检测时钟源或时钟结构中的故障，增强系统的安全性指标。

6.10.1 特性

DCC具有以下特性：

- 允许应用确保两个时钟信号的频率之间保持固定的比率。
- 支持根据参考时钟周期数定义可编程公差窗口。
- 支持连续监视，无需应用干预。
- 支持单序列模式进行点测量。
- 允许为每个计数器选择一个时钟源，产生几种特定的用例。

6.10.2 DCCx时钟源中断的映射

表7-21. DCCx时钟源0选择范围

DCCxCLKSRC0[3:0]	时钟名称
0x0	XTAL/X1
0x1	INTOSC1
0x2	INTOSC2
0x4	TCK
0x5	CPU1.SYSCLK
0x8	AUXCLKIN
0xC	INPUT XBAR（输入xbar 的输出16）

其它	保留

表7-22. DCCx时钟源1选择范围

DCCxCLKSRC1[4:0]	时钟名称
0x0	PLLRAWCLK
0x2	INTOSC1
0x3	INTOSC2
0x6	CPU1.SYSCLK
0x9	输入XBAR（输入xbar的输出15）
0xA	AUXCLKIN
0xB	EPWMCLK
0xC	LSPCLK
0xD	ADCCLK
0xE	WDCLK
0xF	CAN0BITCLK
其它	保留

6.11 功能安全

功能安全合规性是指使用符合ISO 26262/IEC 61508标准的硬件开发流程开发，这些硬件经过单独评估和认证，满足ASIL D/SIL 3系统功能的要求。AVP32F00157经认证评估，满足 ASIL B和 SIL 2的元件级随机硬件功能要求。

一种详细的、可调、故障注入、定量的FMEDA，能够计算随机硬件指标，如国际标准化组织ISO 26262和国际电工委员会 IEC 61508分别针对汽车和工业应用的规定。

专为AVP32F00157系列器件设计的两个诊断库可用于协助开发功能安全系统：CPU 自检库(CPU_STL)和软件诊断库(SDL)。CPU_STL提供CPU的软件测试，并经过独立评估或认证。SDL包含一组参考软件，提供器件安全手册中描述的多种安全机制的实施示例，例如LCM自检、SRAM的软件测试、时钟丢失检测功能的软件测试、使用CPU定时器进行的时钟完整性检查以及其他几个主要特性。

7 应用、实现和布局

7.1 应用和实施

备注

以下应用部分中的信息不属于原厂器件规格的范围，原厂不担保其准确性和完整性。用户应负责确定器件是否适用于其应用，且应验证并测试其设计，以确保系统功能。

7.2 器件主要特性

表8-1. 器件主要特性

模块	特性	系统优势
算力		
实时控制CPU	最高支持120MIPS 闪存：最大256KB RAM：最大36KB 32 位浮点单元FPU32 三角法数学单元TMU CRC引擎和指令VCRC	32位锁步双CPU内核使得该器件无需太多的软件开销即可达到ASIL B功能安全器件等级。 为从片上闪存或SRAM运行的浮点或定点代码提供120MHz的信号处理性能。 **FPU32：**原生硬件支持 IEEE-754 单精度浮点运算 **TMU：**使用加速器加快三角函数和算术运算执行速度，从而提高控制应用的计算速度，例如PLL和DQ变换。有助于实现更快的控制环路，提高效率和优化元件尺寸。特殊指令支持非线性PID控制算法 **VCRC：**提供了一种简单的方法来验证大型数据块、通信数据包或代码段上的数据完整性。
信号采集		
模数转换器ADC（12 位）	2 个ADC模块 最高支持4MSPS采样率 最多21通道	ADC对全部三相电流和直流总线进行精准并行采样，且具有零抖动。 ADC后处理，片上硬件将降低ADC ISR 杂度并缩短电流环路周期。 增加ADC数量在多相应用中很有用。提供更高的有效MSPS（过采样）和典型ENOB以实现更好的控制环路性能。
比较器子系统 CMPSS	**CMPSS** 1 个窗口比较器 双12位DAC DAC斜坡生成 外部引脚上提供低边DAC 输出 数字滤波器 60ns跳闸检测时间 斜率补偿	**系统保护无误报：** 比较器子系统 (CMPSS) 模块适用于峰值电流模式控制、开关模式电源、功率因数校正和电压跳闸监控等应用。 借助模拟比较器子系统提供的消隐窗口和滤波功能，PWM跳闸触发和消除不必要噪声变得非常容易。 提供更出色的控制精度。无需进一步的CPU配置即可通过比较器、12位DAC(CMPSS模块)和9.5 位有效基准DAC(CMPSS_LITE模块)来控制PWM。 使用同一引脚实现保护和控制。
	CMPSS_LITE 3 个窗口比较器 双9.5 位有效基准 DAC 数字滤波器 40ns跳闸检测时间 斜率补偿	
增强型正交编码器脉冲eQEP	2 个eQEP模块	用于与线性或旋转增量编码器进行直接连接，以便获得高性能运动和位置控制系统中使用的旋转机器的位置、方向和速度信息。另外，也可以在其它应用中用于对来自外部器件（例如传感器）的输入脉冲进行计数。
增强型捕获eCAP	3 个eCAP模块 测量事件之间经过的时间，最多4个带时间戳	**eCAP 的应用包含：** 旋转机械的速度测量（例如，通过霍尔传感器感应齿状链轮） 位置传感器脉冲之间的持续时间测量

	的事件。 通过输入X-BAR 连接到任何GPIO。 当未用于采集模式时，eCAP模块可配置为单通道PWM 输出(APWM)。	脉冲序列信号的周期和占空比测量 对来自占空比编码电流/电压传感器的电流或电压幅度进行解码
控制		
增强型脉宽调制(ePWM)	最多支持14 个ePWM 通道 能够生成具有死区的高侧/低侧PWM 支持谷底开关（能够在谷点切换PWM输出） 以及消隐窗口等特性	灵活的PWM波形生成功能，具有出色的电源拓扑覆盖范围。 影子化死区本身和影子化动作限定器可实现自适应PWM生成和保护，从而提高控制精度并降低功率损耗。 可改善功率因数PF和总谐波失真THD，这在功率因数校正PFC应用中尤为重要。可提高轻载效率。
	一次性和全局重新加载功能	对于变频和多相直流/直流应用至关重要，有助于实现高频控制环路(>2MHz)。 能够在高频下控制交错式LLC拓扑。
	针对逐周期CBC跳闸事件和一次性跳闸OST跳闸事件进行独立 PWM 操作	提供逐周期保护并在故障条件下完全关闭 PWM。有助于实现多相PFC或直流/直流控制。
	在SYNC 时加载（支持在发生 SYNC 事件时的“影子到动作寄存器”加载）	支持变频应用（允许在功率转换中进行LLC控制）。
	无需软件干预即可关闭 PWM（无ISR 延迟）	在出现故障时提供快速保护
	延迟跳闸功能	有助于利用峰值电流模式控制PCMC移相全桥PSFB等直流/直流转换器轻松实现死区，无需占用大量CPU资源（即使发生基于比较器、跳闸或同步输入事件的触发事件时也是如此）。
	死区发生器子模块DB	通过向PWM 信号上升沿RED和下降沿FED添加可编程延迟，防止高侧和低侧栅极同时导通。
	灵活的PWM相位关系和计时器同步	每个ePWM模块都能与其他ePWM模块或其他外设同步。可使 PWM边沿与特定事件完全保持同步。 支持采用特定采样窗口实现灵活的ADC调度，与功率器件切换保持同步。
通信		
串行外设接口SPI	1 个高速SPI端口	支持30MHz
串行通信接口SCI	3 个SCI(兼容UART)模块	与控制器连接
本地互连网络LIN	1 个LIN	提供一种低成本解决方案，无需控制器局域网CAN的带宽和容错能力。
控制器局域网CAN/DCAN	1 个DCAN模块	能够兼容经典CAN模块
控制器局域网CAN FD/MCAN	1 个CAN FD/MCAN模块	CAN FD（灵活数据速率）是经典CAN协议的增强版本。CAN FD有助于动态切换到数据段的更高比特率 (>1Mbps)，并允许最多64个字节，而经典CAN只允许8个字节。这是在无需更改物理层的情况下实现的。因此与传统 CAN相比，该协议具有更高带宽增益。使用 CAN-FD的系统受益于更快的现场闪存更新。
内部集成电路 (I2C)	2 个I2C模块	与外部 EEPROM、传感器或控制器连接
电源管理总线(PMBus)	1 个PMBus 模块 符合SMI Forum PMBus 规范（第I部分 v1.0和第II部分 v1.1）	基于硬件的无缝主机通信
其它系统特性		
安全增强功能	双区域代码安全模块(DCSM) 看门狗 寄存器受写保护 丢失时钟检测逻辑(MCD) 纠错码 (ECC) 和奇偶校验 双路时钟比较器(DCC)	**DCSM：**防止对专有代码进行复制和逆向工程 **看门狗：**如果CPU陷入无休止的执行循环，则会产生复位 **寄存器受写保护：**针对系统配置寄存器进行锁定保护防止无序CPU写入 **MCD：**自动时钟故障检测 **ECC 和奇偶校验：**single-bit 纠错和double-bit 错误检测 **DCC：**用于检测时钟源故障
交叉互联 (XBAR)	可灵活连接各种配置中的器件输入、输出和内	**增强硬件设计的通用性：**

	部资源。 • 输入X-BAR • 输出X-BAR ePWM X-BAR	**输入X-BAR：**将信号从任何GPIO路由到芯片内的多个IP块 **输出 XBAR：**将内部信号路由到指定的GPIO引脚上 **ePWM X-BAR：**将内部信号从各种IP块路由到ePWM

7.3 应用信息

7.3.1 典型应用

典型应用一节将详细介绍该器件的一些应用。

7.3.1.1 车载充电器OBC

在OBC和高压直流/直流充电器(HV DCDC)市场中，主要采用的两种架构是模块化设计和整体式设计。模块化方法在制造和售后服务方面提供了灵活性，而整体式方法旨在将多个功能集成到单个外壳中以实现紧凑的外形。AVP32F00157面向模块化控制架构和成本敏感型解决方案，这种架构和解决方案所需的控制器性能不高(≤120MIPS)，并且控制器的元件功能安全等级为 ASIL B(D)。

车载充电器包含两个功率级：PFC（交流/直流）电源转换器和后续的直流/直流电源转换器。每个功率级均由单个MCU控制。

OBC充电设计要求如下：

- 高性能快速数字控制环路，可实现高效的功率变换并提高功率密度。
- 通过高带宽和快速响应电流检测，在过流情况下实现精确控制和快速关断。
- 安全高效地控制和保护电源开关 [绝缘栅双极晶体管/碳化硅]。

7.3.1.1.1 系统框图




图8-1. OBC & DC/DC




图8-2. 单相图腾柱PFC

7.3.1.2 汽车泵

基于所需的动力总成类型，汽车发动机管理系统通常需要使用油液或燃油控制泵。根据系统类型和负载不同，这些执行器可用于开环或闭环系统，并提供精确控制。

无论是内燃机、电动还是混合动力ICE/EV/HEV车辆，所有车辆都需要各种类型的泵（例如燃油泵、冷却液泵或水泵以及机油泵）。尽管每个泵的用途不同，但泵的功能是相同的：将油液、燃油或机油从一个位置移到另一个位置。以燃油泵为例，泵将燃油从燃油箱输送到发动机室供发动机使用。根据功能分类包含变速泵或定速泵。

车辆蓄电池提供运行燃油泵所需的电流。电子控制单元ECU调节汽油的输出压力和体积，并计量从燃油箱输入的燃油。ECU可帮助汽车节约燃油，从而提高经济性和功率。

7.3.1.2.1 系统框图




图8-3. 汽车泵

7.3.1.3 正温度系数PTC加热器

电动汽车车厢的加热可能具有挑战性，因为与传统内燃机车辆相比，可用的废热是有限的。所以，有必要为纯电动汽车BEV和混合动力电动车HEV提供高压车厢加热器。作为暖通空调HVAC系统的一部分，PTC车厢加热器可以提高来自鼓风机的气流的温度。

在混合动力汽车/电动汽车中，由于尺寸限制或不使用内燃机，需要引入两个附加组件，这些组件在HVAC系统中起着关键作用：

- 无刷直流BLDC电机是一种代替发动机使空调压缩机旋转的直流电机。
- 正温度系数PTC加热器或热泵代替发动机对冷却液进行加热。

汽车内部加热器模块设计需要：

- 有效减少隔离型元件数。
- 降低电磁干扰EMI，以优化系统性能。

7.3.1.3.1 系统框图




图8-4. PTC

7.3.1.4 汽车HVAC压缩机

传统车辆中，HVAC压缩机的用途是冷却车厢。在混合动力汽车和电动汽车HEV和EV中，压缩机系统不仅要冷却车厢，还要冷却车辆动力的电池。

在混合动力汽车/电动汽车中，由于尺寸限制或不使用内燃机，需要引入两个附加组件，这些组件在HVAC系统中起着关键作用：

- 无刷直流BLDC电机是一种代替发动机使空调压缩机旋转的直流电机。
- 正温度系数PTC加热器或热泵代替发动机对冷却液进行加热。

汽车HVAC压缩机模块设计需要：

- 有效减少隔离型元件数。
- 降低EMI，以优化系统性能。
- 全面诊断，识别故障。
- 低速工况同样需要保持高效率和无传感器的扭矩控制。

7.3.1.4.1 系统框图




图8-5. 汽车HVAC压缩机

7.3.1.5 单相在线交互式不间断电源UPS

在线交互式UPS使直流/交流逆变器保持在线状态，在正常情况下交流电源连接电网时会为电池充电。当交流电源中断时，UPS通过电池产生交流电源。

对于这种类型的UPS，交流电源逆变器始终连接到UPS的输出端。当输入交流电源处于正常状态时，UPS的逆变器会反向工作（即交流/直流模式），为电池充电。一旦输入电源发生故障，转换开关将打开，电源将从电池流向UPS输出端。此机制如下图所示。当交流电源处于可用状态时，转换开关S1和S2连接到“Line_ON”位置。当出现电源故障时，S1和S2处于“Line_OFF”位置。

在线交互式UPS系统比在线双转换技术的成本更低，并可以保护关键负载免受电源故障、电源骤降、电源浪涌、欠压和过压的影响。但是，这种类型的UPS不能防止电气线路噪声、频率变化、开关瞬态和谐波失真。

7.3.1.5.1 系统框图




图8-6. 单相在线交互式UPS

7.3.1.6 交流驱动器功率级模块

交流驱动器功率级模块是一种可将固定频率和电压转换为可调频率和交流电压源的电子器件。此器件可以控制交流电机的速度、扭矩和方向。交流驱动器功率级模块在工业机械中广泛用于将电能转换为机械能，例如输送带、电梯、起重机、风扇、泵和压缩机。交流驱动器功率级模块通常需要在标量电压或频率控制中或有传感器/无传感器FOC运行过程中进行精确的电流和电压检测以实现速度和扭矩控制，以及针对短路和击穿提供强大的过流保护。

7.3.1.6.1 系统框图




图8-7. 使用三相电阻电流检测的双电机控制方案（典型应用案例洗衣机和烘干机）




图8-8. 使用单电阻电流检测的双电机控制方案（典型应用案例洗衣机和烘干机）

7.3.1.7 服务器或电信电源单元PSU

服务器或电信电源单元PSU，包含功率因数校正PFC级和直流/直流转换器级。通常使用图腾柱PFC作为PFC级。对于直流/直流级，LLC和移相全桥PSFB两种常用的拓扑。通常，服务器PSU基于双芯片架构，如图8-10所示。电信PSU更有可能采用单芯片架构，如图 8-11所示。

PFC级从交流电源汲取与交流电压同相的正弦波电流，并在其输出端保持稳定的直流总线电压VDC，通常为+400V。该输出电压施加到直流/直流级的输入端，可将其转换为隔离式低输出电压Vout，服务器为12V/48V，电信为48V。

7.3.1.7.1 系统框图




图8-9. 典型的服务器PSU架构




图8-10. 典型的电信PSU架构

8 文档支持


下面列出了介绍处理器、相关外设以及其他配套技术资料的最新文档。

勘误表

此文件介绍了有关器件的已知勘误项，并给出了应对措施。


技术参考手册


每个模块的用户手册详述了器件中包含的每个外设和子系统的集成、环境、功能说明和编程模型。



9 机械、封装和可订购信息

LQFP80 Unit: mm






LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X




SOLDER MASK DETAILS


LQFP64 Unit: mm



LQFP64 Unit: mm



LQFP64 Unit: mm




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X




SOLDER MASK DETAILS


LQFP48 Unit: mm



LQFP48 Unit: mm




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 10.000




SOLDER MASK DETAILS

LQFP - EP 48 Unit: mm



LQFP - EP 48 Unit: mm




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 10.000




SOLDER MASK DETAILS


VQFN 32 Unit: mm



VQFN 32 Unit: mm



VQFN 32 Unit: mm



重要声明和免责声明

Advancechip均以“原样”提供技术性及可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证其中不含任何瑕疵，且不做任何明示或暗示的担保，包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。所述资源可供专业开发人员应用Advancechip产品进行设计使用。您将对以下行为独自承担全部责任：（1）针对您的应用选择合适的Advancechip产品；（2）设计、验证并测试您的应用；（3）确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更，恕不另行通知。进芯电子对您使用所述资源的授权仅限于开发资源所涉及Advancechip产品的相关应用。除此之外不得复制或展示所述资源，也不提供其它进芯电子或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，进芯电子对此概不负责，并且您须赔偿由此对进芯电子及其代表造成的损害。

联系方式

公司网址：www.advancechip.com

联系邮箱：sales@advancechip.com

销售联系电话：0731-88731027（长沙）

公司总部地址：长沙高新开发区东方红街道东方红北路601号

湖南媒体艺术产业园A5栋

南京销售中心：南京市雨秦淮区卡子门大街19号6号楼15层

初稿